请教：在synplify premier下约束DCM输出

easyma · 发表于 2008-8-7 20:40:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

小弟在synplify premier下约束DCM输出时钟遇到点问题，想请教一下各位：
例如：
外部晶振输入为clock_40m，我用这个时钟输入DCM_1得到时钟clk_40m,clk_44m;
然后我将clk_44m输入到DCM _2得到时钟：clk_20m,clk_60m。
在synplify中同一个时钟通过DCM得到衍生时钟是同组的，请问大家，怎么才能将
clk_40m,clk_44m,clk_60m,clk_20m间路径设置为false path

谢谢了

easyma · 发表于 2008-8-8 00:09:41

自己先顶一个

liumeco_jy · 发表于 2012-8-16 00:02:49

在约束文件中将每个时钟之间设置为false path就可以撒

Timme · 发表于 2012-8-16 00:10:56

set_clock_group -asynchronous

hhucwyd · 发表于 2012-8-16 01:10:13

感谢分享资源，

账号		自动登录	找回密码
密码			注册

请教：在synplify premier下约束DCM输出

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1