FPGA器件的仿真验证_设计约束_时序分析与状态机设计技巧

xujie06023613 · 发表于 2011-8-7 10:22:31

timing constration is very important ,the fpga constration must the same wiht the asic

bb5013 · 发表于 2011-8-30 09:12:48

下东西要回帖，好东西

辛中臣 · 发表于 2011-8-31 00:23:58

楼主真好

Cadence—IC · 发表于 2011-9-7 13:12:31

下来看看，支持一下，小弟正在学时序分析

rocsman · 发表于 2011-9-21 00:27:29

还不错哈哈

henghengnana · 发表于 2011-9-21 08:45:57

呵呵，内容还行。谢谢分享，显示效果不太好

sarah.china · 发表于 2011-9-22 18:15:52

感谢楼主的提供

jianghuboke · 发表于 2011-9-23 09:34:03

多谢楼主！

jianghuboke · 发表于 2011-9-23 09:35:36

楼主，你TMD成标题党了啊！太坑爹了吧！

ustcwolf · 发表于 2012-2-2 10:32:00

感谢分享，好东西

站长推荐 /1