设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA器件的仿真验证_设计约束_时序分析与状态机设计技巧 ...

1 ... 8 9 10 11 121314 15 16 / 16 页下一页

发新帖

楼主: amin2008

FPGA器件的仿真验证_设计约束_时序分析与状态机设计技巧

发表于 2010-11-30 12:35:07 | 显示全部楼层

DDDDDDD

回复支持反对

发表于 2011-1-16 21:46:51 | 显示全部楼层

thanks

回复支持反对

发表于 2011-1-16 22:17:14 | 显示全部楼层

yes.yes.yes.thx

回复支持反对

发表于 2011-1-18 15:19:33 | 显示全部楼层

.........................

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-18 15:31:25 | 显示全部楼层

天哪，不会的太多了呀，这可怎么好呀！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-1-18 17:12:18 | 显示全部楼层

Thanks a lot!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-1-18 17:37:58 | 显示全部楼层

不晓得这个用的哪个仿真软件

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-16 18:10:06 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-16 19:26:40 | 显示全部楼层

FPGA器件的仿真验证_设计约束_时序分析与状态机设计技巧

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-2 11:45:44 | 显示全部楼层

谢谢分享了呵呵

回复支持反对

1 ... 8 9 10 11 121314 15 16 / 16 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-19 00:46 , Processed in 0.022318 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表