在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: amin2008

FPGA器件的仿真验证_设计约束_时序分析与状态机设计技巧

[复制链接]
发表于 2012-2-2 16:55:43 | 显示全部楼层
发表于 2012-3-11 17:30:20 | 显示全部楼层
好东西
发表于 2012-3-13 22:16:25 | 显示全部楼层
收下看看,谢楼主。
发表于 2012-3-15 09:49:23 | 显示全部楼层
正在为时序发愁呢,谢谢。
发表于 2012-3-31 18:36:09 | 显示全部楼层
KANKANKAN
发表于 2012-3-31 23:51:42 | 显示全部楼层
东西有点少啊
发表于 2012-4-10 14:27:04 | 显示全部楼层
看名字挺诱人哦。。
发表于 2012-11-26 17:14:09 | 显示全部楼层
写了~~~~~~~~~~
发表于 2013-3-7 16:12:49 | 显示全部楼层
谢谢分享
发表于 2018-6-11 20:47:51 | 显示全部楼层
回复 1# amin2008


   thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 22:35 , Processed in 0.021281 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表