设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Testbench设计技巧和策略

1 2 3 4 567 8 9 10 ... 19 / 19 页下一页

返回列表发新帖

楼主: wz_cdj

Verilog Testbench设计技巧和策略

发表于 2009-9-29 18:29:46 | 显示全部楼层

防盗锁分速度

回复支持反对

使用道具举报

发表于 2009-9-29 18:30:48 | 显示全部楼层

不错的。。。

就是好了。。。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-9-30 17:04:28 | 显示全部楼层

thanks a lot

回复支持反对

使用道具举报

发表于 2009-9-30 17:14:44 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-3 15:37:07 | 显示全部楼层

谢谢楼主分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-3 19:47:41 | 显示全部楼层

到底怎么样啊？

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-6 09:26:47 | 显示全部楼层

thanks lot

碰见牛人碰见好人

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-6 09:39:09 | 显示全部楼层

赞，谢，好好学习

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-10-7 00:38:08 | 显示全部楼层

非常感谢楼主的资料！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-10-8 21:47:38 | 显示全部楼层

thanks a lot

回复支持反对

使用道具举报

1 2 3 4 567 8 9 10 ... 19 / 19 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-15 05:16 , Processed in 0.018163 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表