在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wz_cdj

Verilog Testbench设计技巧和策略

[复制链接]
发表于 2009-3-26 09:26:40 | 显示全部楼层
好资料,谢谢分享!
发表于 2009-5-29 14:18:26 | 显示全部楼层
Thanks for sharing.....i am looking for it......
发表于 2009-6-2 09:58:15 | 显示全部楼层
谢谢楼主传这么好的东西!
发表于 2009-6-5 00:42:33 | 显示全部楼层
看看内容
发表于 2009-6-5 00:43:45 | 显示全部楼层
下载不了?
发表于 2009-6-5 22:26:05 | 显示全部楼层

好东西啊,楼主辛苦了

好东西啊,楼主辛苦了
发表于 2009-6-6 14:04:09 | 显示全部楼层
you help me a lot thankk you
发表于 2009-6-6 14:08:45 | 显示全部楼层
顶一个
发表于 2009-6-6 14:46:20 | 显示全部楼层
下来看看,希望有用
发表于 2009-6-6 21:01:58 | 显示全部楼层
謝謝了!!!!!!!!!!!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-20 23:19 , Processed in 0.025722 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表