在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wz_cdj

Verilog Testbench设计技巧和策略

[复制链接]
发表于 2009-6-6 23:56:30 | 显示全部楼层
感謝熱情分享
发表于 2009-6-17 10:26:13 | 显示全部楼层
1chao zan
发表于 2009-8-8 22:23:23 | 显示全部楼层
下来看看,谢谢
发表于 2009-9-28 22:42:27 | 显示全部楼层
,很好。
发表于 2009-9-29 11:23:27 | 显示全部楼层
:victory: :victory: :victory:
发表于 2009-9-29 12:51:33 | 显示全部楼层
很好的东东
发表于 2009-9-29 17:10:37 | 显示全部楼层
xixiexiexiexeixie
发表于 2009-9-29 17:28:04 | 显示全部楼层
谢谢楼主
发表于 2009-9-29 17:33:46 | 显示全部楼层

大富豪肥

大富豪
发表于 2009-9-29 17:37:03 | 显示全部楼层
大力支持好东西
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-20 23:19 , Processed in 0.024269 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表