设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Testbench设计技巧和策略
12345678910... 19下一页
返回列表 发新帖
楼主: wz_cdj

Verilog Testbench设计技巧和策略

[复制链接]
发表于 2009-6-6 23:56:30 | 显示全部楼层
感謝熱情分享
回复 支持 反对

使用道具 举报

发表于 2009-6-17 10:26:13 | 显示全部楼层
1chao zan
回复 支持 反对

使用道具 举报

发表于 2009-8-8 22:23:23 | 显示全部楼层
下来看看，谢谢
回复 支持 反对

使用道具 举报

comer
发表于 2009-9-28 22:42:27 | 显示全部楼层
,很好。
回复 支持 反对

使用道具 举报

violey
发表于 2009-9-29 11:23:27 | 显示全部楼层
:victory: :victory: :victory:
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-9-29 12:51:33 | 显示全部楼层
很好的东东
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

hawkcl
发表于 2009-9-29 17:10:37 | 显示全部楼层
xixiexiexiexeixie
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-9-29 17:28:04 | 显示全部楼层
谢谢楼主
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

langong
发表于 2009-9-29 17:33:46 | 显示全部楼层

大富豪肥

大富豪
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-9-29 17:37:03 | 显示全部楼层
大力支持好东西
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 19下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 07:13 , Processed in 0.017483 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表