在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: wz_cdj

Verilog Testbench设计技巧和策略

[复制链接]
发表于 2008-8-4 09:49:52 | 显示全部楼层
3q
发表于 2008-8-8 14:57:09 | 显示全部楼层
谢谢分享
发表于 2008-8-20 21:47:33 | 显示全部楼层
顶顶顶顶
发表于 2008-8-24 10:27:39 | 显示全部楼层
kan  kan
发表于 2008-9-2 22:30:07 | 显示全部楼层
不错不错不错
发表于 2008-9-4 18:22:45 | 显示全部楼层
感謝大大無私的分享。
发表于 2008-10-11 22:26:48 | 显示全部楼层

dddddddddddddddddddddddddddd

dddddddd
发表于 2008-10-12 16:15:57 | 显示全部楼层
谢谢了 TESTBENCH~~~~~
发表于 2008-10-12 19:24:23 | 显示全部楼层
本主题回复较多,请 点击这里 查看。
发表于 2008-10-14 15:44:42 | 显示全部楼层
我挣点钱
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-20 23:19 , Processed in 0.033533 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表