设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Testbench设计技巧和策略
1 ...789101112131415... 19下一页
返回列表 发新帖
楼主: wz_cdj

Verilog Testbench设计技巧和策略

[复制链接]
发表于 2010-4-11 10:59:04 | 显示全部楼层
ok，good
回复 支持 反对

使用道具 举报

发表于 2010-4-11 11:05:41 | 显示全部楼层
dddddddddddddddd
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

angelaxj
发表于 2010-4-11 11:19:04 | 显示全部楼层
很有帮助……多谢分享~
回复 支持 反对

使用道具 举报

发表于 2010-4-12 23:42:07 | 显示全部楼层
好东西啊，楼主辛苦了
回复 支持 反对

使用道具 举报

发表于 2010-4-12 23:54:58 | 显示全部楼层
1# wz_cdj
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-4-13 14:51:11 | 显示全部楼层
dddddddddd
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-4-13 17:21:37 | 显示全部楼层
Verilog Testbench设计技巧和策略

很好，多谢～～～
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

norax!
发表于 2010-5-3 10:25:42 | 显示全部楼层
感謝分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

wpwang
发表于 2010-5-3 13:56:53 | 显示全部楼层
感谢楼主！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

jchen36
发表于 2010-5-4 10:34:55 | 显示全部楼层
看看那看看看
回复 支持 反对

使用道具 举报

下一页 »
1 ...789101112131415... 19下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 08:51 , Processed in 0.016855 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表