设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog Testbench设计技巧和策略
1 ...91011121314151617... 19下一页
返回列表 发新帖
楼主: wz_cdj

Verilog Testbench设计技巧和策略

[复制链接]
sailsor
发表于 2010-5-29 23:03:19 | 显示全部楼层
thanks!
回复 支持 反对

使用道具 举报

发表于 2010-5-29 23:41:13 | 显示全部楼层
good material
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

shiwj
发表于 2010-5-31 12:54:21 | 显示全部楼层
感谢楼主！！好人
回复 支持 反对

使用道具 举报

发表于 2010-6-10 18:53:37 | 显示全部楼层
好书啊
回复 支持 反对

使用道具 举报

发表于 2010-6-10 18:57:11 | 显示全部楼层
谢谢谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-6-10 18:58:32 | 显示全部楼层
谢谢谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-6-10 19:00:52 | 显示全部楼层
谢谢谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-6-10 19:02:04 | 显示全部楼层
谢谢谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-6-10 19:03:05 | 显示全部楼层
谢谢谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-6-10 19:05:52 | 显示全部楼层
谢谢谢谢
对不起，您两次发表间隔少于 60 秒，请不要灌水！
回复 支持 反对

使用道具 举报

下一页 »
1 ...91011121314151617... 19下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 07:19 , Processed in 0.016168 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表