设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 免费：Hardware design Guideline with Verilog-RTL

1 2 3 4 567 8 / 8 页下一页

发新帖

楼主: xudeqiang

免费：Hardware design Guideline with Verilog-RTL

发表于 2010-10-28 20:27:15 | 显示全部楼层

thank you

回复支持反对

xidian_wmyyxqxa

发表于 2010-10-30 21:02:32 | 显示全部楼层

very very good

EETOP创芯人才网职位发布入口

回复支持反对

xidian_wmyyxqxa

发表于 2011-4-3 22:58:28 | 显示全部楼层

好的資料，感謝大大無私的分享。

回复支持反对

发表于 2011-4-17 15:27:59 | 显示全部楼层

xiexiefenxiang

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-9-10 19:21:27 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-3-16 09:41:34 | 显示全部楼层

good job！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-3-17 21:31:21 | 显示全部楼层

回复 1# xudeqiang
多谢！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-3-18 13:16:23 | 显示全部楼层

这本书很不错的，找了很久了！！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-10-11 14:30:06 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-10-11 14:31:20 | 显示全部楼层

thank you very much for sharing

回复支持反对

1 2 3 4 567 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-24 19:05 , Processed in 0.029278 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表