设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 免费：Hardware design Guideline with Verilog-RTL
12345678
返回列表 发新帖
楼主: xudeqiang

免费：Hardware design Guideline with Verilog-RTL

[复制链接]
netrunner
发表于 2017-3-24 11:06:17 | 显示全部楼层
Sounds good books for write RTL code ! Tks for sharing
回复 支持 反对

举报

chrisdy
发表于 2017-4-12 04:31:22 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

risccpu
发表于 2017-7-19 17:01:01 | 显示全部楼层
Good doc from Toshiba.
回复 支持 反对

举报

lipinshengxp
发表于 2018-2-3 23:26:48 | 显示全部楼层
thanks for sharing
回复 支持 反对

举报

12345678
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 19:11 , Processed in 0.014208 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表