标签: check

相关帖子	版块	作者	回复/查看	最后发表

10/100M local-bus interface Ethernet chip DM9000AE(48 pin)	ARM 论坛讨论	zhskn 2005-7-30	9 3734	steven0419 2013-10-14 14:58
10/100M嵌入式以太网卡芯片DM9000AE 48PIN	ARM 论坛讨论	zhskn 2006-2-8	3 3665	DAVICOM 2014-4-9 13:05
RTL8019AS和DM9008AE之比较！！	IC DATASheet	chushaohua 2006-1-25	2 4219	taozl 2006-10-12 20:44
请教与后仿有关的问题(negative timing check)！	后端讨论区	yilan77 2006-8-24	20 17893	yangzai1236 2014-6-25 21:32
PrimeTime中定义generated clock时,源时钟可以为一个combinational Cell的Pin吗	数字IC设计讨论(IC前端\|FPGA\|ASIC)	gob2000 2006-8-24	6 6874	quanjiad 2009-4-23 09:27
mastering regular expressions	数字IC设计资料(IC前端\|FPGA\|ASIC)	lltthh 2007-2-28	3 3376	Ryggeor 2015-8-23 03:43
给大家一个做calibre的license的工具mentorKG	Analog/RF IC 资料共享	zhaopeng309 2007-7-15	356 91326	bagshtag 2022-11-7 19:35
LVS check经验体会	Analog/RF IC 资料共享	kefei_009 2007-9-9	40 12651	中国 2021-12-16 15:08
PT做setup check的时候VIOLATED信息一点疑问?	后端讨论区	chenzhao.ee 2008-4-7	11 16017	xm6webn 2023-5-25 16:53
台湾CIC系列教程 - IC后端设计-8-版图验证-Calibre	电路设计资料	hoken 2008-5-27	171 43496	cmmjava 2024-10-29 01:29
One concern about: "Verilog: Frequently Asked Questions"	数字IC设计资料(IC前端\|FPGA\|ASIC)	tedious 2008-6-17	5 3764	jasonhua 2008-9-16 14:51
新手问综合问题	后端讨论区	dmq0420 2008-12-2	2 8096	dmq0420 2008-12-2 16:25
带隙基准源cadence仿真遇到的问题	Analog/RF IC 设计讨论	yyt-911 2008-12-18	10 5636	iclugy 2011-1-15 13:32
请教HSIM里面timing check的edge和pulsew的命令	IC验证讨论	benbentashushu 2009-2-20	3 3181	fuzhibo 2014-4-29 22:34
PrimePower 读vcd文件	数字IC设计讨论(IC前端\|FPGA\|ASIC)	lsf9905 2009-3-10	8 3852	rfx 2015-3-30 14:16
synthesis_check_list	数字IC设计讨论(IC前端\|FPGA\|ASIC)	wjccentury 2009-3-21	10 5774	jery_cn 2018-2-27 11:26
How to plot the DC gain vs Vout,diff?	Analog/RF IC 设计讨论	zhfhit 2009-4-2	14 5438	metotj 2011-2-24 18:27
Ti数字预失真技术讲座	通信技术资料区	handchief581 2009-4-21	43 13477	jonathan2000 2012-11-3 19:40
Dspbuilder 8.0运行时候出现的问题	数字IC设计讨论(IC前端\|FPGA\|ASIC)	19955898 2009-5-11	9 6077	simba888 2011-11-2 01:25
求教	数字IC设计讨论(IC前端\|FPGA\|ASIC)	simonhit82 2007-8-29	1 2072	MOSFET 2007-8-29 16:28

更多...

相关日志

分享 layout,check,list: jiang_shuguo 2019-10-22 11:30; 1.不同电位的NW间距：版图上不同电位NW间距一般要大于工艺给的最小间距要求（特别是相邻两个NW一个接地的n-varactor,一个接电源，若间距近即使满足DRC，中间没有p+接地会有漏电流从接电源的NW上，该漏电流随vbat成指数关系）或者在两个NW中间加p+接地可以用最小间距。SMIC 0.18um 至少要1.8um间距，TSMC 40nm 至少要4um ...; 个人分类: check list|6 次阅读|0 个评论

GMT+8, 2025-11-15 12:55 , Processed in 0.008287 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

账号		自动登录	找回密码
密码			注册

标签: check

相关帖子

相关日志