数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30176|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 13 14 15 161718 19 20 21 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 请教大侠 Altera的 chaining DMA速率问题 ...2	nothing92 2016-8-17	105950	ting849560395 2018-1-23 14:14
[讨论] Parallel data sorting	superann 2010-4-9	12192	besarkecil 2018-1-20 22:43
[讨论] synplify如何保持reg名字不变	河源皮 2017-12-28	21954	vitohong 2017-12-28 16:40
[讨论] book for RTL designers	rocking_vlsi 2017-12-21	22133	风中飞 2017-12-28 15:02
[讨论] UART ：减少资源的使用	user123random 2017-12-10	11978	azkandf 2017-12-22 16:10
[讨论] verilog描述rtl效率讨论	luoyanghero 2016-1-12	32151	rvisk 2017-12-18 17:05
[讨论] vivado+modelsim支持systemverilog仿真么	sweet_liulang 2017-12-15	02782	sweet_liulang 2017-12-15 20:19
[讨论] 有没有使用leon3核的FPGA	ldl8023 2016-11-18	21770	dreamfly123123 2017-12-7 13:07
[讨论] 利用vcs仿真alters ip的问题	益达。我的 2017-11-22	11478	益达。我的 2017-11-29 15:48
[讨论] Questa Formal verification	huanguestc002 2014-5-10	32402	alyssa 2017-11-24 09:50
[讨论] eMMC5.0控制问题讨论 ...2 3	baowenhit 2015-5-23	246845	chengzhicc 2017-11-21 20:57
[讨论] 工作模式 verilog语言技巧	qiurijian 2017-11-18	52199	qq570327113 2017-11-21 09:41
[讨论] 什么时候用状态机？	谁枫而飘 2017-11-7	64901	glace12123 2017-11-10 23:04
[讨论] 在viviado中用microblaze 的理解对吗？	kynszbd1 2017-11-7	11825	gdsgdj 2017-11-8 17:24
[讨论] 关于BUFR的问题	airtd 2010-4-21	64836	yhmwjmm 2017-11-6 20:26
[讨论] 请问仪器仪表专业用fpga多不多，学习fpga有没有前途？	江东小霸王 2017-11-3	22034	YYFFLLMMNN 2017-11-6 08:40
[讨论] dc中create_clock	河源皮 2017-11-3	01966	河源皮 2017-11-3 16:33
[讨论] 请问，在Xilinx的A7 FPGA里，能不能用一个GTP2同时实现两种协议	wuliao311 2017-10-31	52949	wuliao311 2017-11-2 14:22
[讨论] 各位路过的大神谁有学习vivado中microblaze的经验？	kynszbd1 2017-10-17	32580	kynszbd1 2017-10-30 21:22
[讨论] dc中检查没有时钟	河源皮 2017-10-30	01609	河源皮 2017-10-30 17:23
[讨论] dc中如何判断任意两个clock传播的network是否有重叠的	河源皮 2017-10-27	01744	河源皮 2017-10-27 14:30
[讨论] 【zynq征文】Zynq的编程参考设计 ...2 3	gaochy1126 2013-2-20	2711376	cdting 2017-10-27 04:48
[讨论] 提供jesd204 激活license，适应最新vivado2017.1版本	怒放的_生命 2017-10-10	32362	一线的小码农 2017-10-21 02:26
[讨论] set_clock_gating_style命令使用	河源皮 2017-10-10	57413	haimo 2017-10-17 16:20
[讨论] dc约束中如何获取leaf pin?	河源皮 2017-10-14	31989	河源皮 2017-10-17 09:23
[讨论] 关于set_drive+set_load和set_input_transition的关系问题讨论 ...2	wangxuede220 2011-6-13	1111625	河源皮 2017-10-15 22:13
[讨论] dc综合库中的面积单位	河源皮 2017-10-9	32201	ciscoo222 2017-10-13 22:23
[讨论] 请问如何估计DRAM和SRAM之间的bandwidth和latency	ttxs2009 2013-6-24	68996	nguyenphucvy 2017-10-5 16:33
[讨论] 存储器的讨论，Flash是什么货色？有什么独门秘籍？	qiurijian 2017-9-8	72006	masaka_xlw 2017-9-30 05:35
[讨论] 关于芯片的复位处理	xiaowang8900 2017-9-3	22067	教父 2017-9-28 19:15
[讨论] 关于clock_uncertainty	xiaowang8900 2017-9-7	52272	教父 2017-9-28 19:13
[讨论] 保持时间不足，求解	夜未央298 2017-9-9	42308	教父 2017-9-28 19:12
[讨论] verdi和vcs联合使用的必要性？	河源皮 2017-9-25	53227	河源皮 2017-9-27 16:48
[讨论] 关于FPGA测不规则脉冲数，怎样才能不丢脉冲，测试与分析！ ...2	jlfeieee 2011-7-11	146227	YYFFLLMMNN 2017-9-27 14:49
[讨论] 关于fomality	xiaowang8900 2017-9-21	31814	qladxk2008 2017-9-24 12:27

1 ... 13 14 15 161718 19 20 21 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30176|排名: 11

快速发帖

站长推荐 /2