关于BUFR的问题

airtd · 发表于 2010-4-21 10:05:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

看到BUFR只能驱动区域内逻辑，加两个相邻区域，最多3个时钟区域；
我做了个简单测试，诸如BANK22的一个CC输入作为clock 经过BUFR；
BANK13，BANK14分别一个管脚输入信号；
CLK采样后输出到BANK34一个管脚。
对于管脚来说跨了几个column，ISE却没有报错；
why？
这个最多3个区域怎么理解呢？