在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5122|回复: 6

[讨论] 关于BUFR的问题

[复制链接]
发表于 2010-4-21 10:05:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
看到BUFR只能驱动区域内逻辑,加两个相邻区域,最多3个时钟区域;
我做了个简单测试,诸如BANK22的一个CC输入作为clock 经过BUFR;
BANK13,BANK14分别一个管脚输入信号;
CLK采样后 输出到BANK34一个管脚。
对于管脚来说 跨了几个column,ISE却没有报错;
why?
这个最多3个区域怎么理解呢?
发表于 2010-4-21 10:35:06 | 显示全部楼层
LZ用的是V几的FPGA?
 楼主| 发表于 2010-4-21 11:11:19 | 显示全部楼层
2# emaklutz
V6的
不过BUFR在4、5、6都有了的
 楼主| 发表于 2010-4-21 14:42:43 | 显示全部楼层
1# airtd
算 我自己回复一个;
只驱动一个pin脚没有报错,后来针对pin脚使用IDDR和ODDR就报错了;
这里驱动相邻区域是按照bank的号划分的,诸如23上面CC可以驱动22和24bank
发表于 2010-4-21 18:16:32 | 显示全部楼层
学习了,顶一下!
发表于 2017-11-5 10:14:17 | 显示全部楼层
学习了@@!@@
发表于 2017-11-6 20:26:54 | 显示全部楼层
学习了!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:46 , Processed in 0.433525 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表