在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3171|回复: 5

[讨论] 请问,在Xilinx的A7 FPGA里,能不能用一个GTP2同时实现两种协议

[复制链接]
发表于 2017-10-31 22:35:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在项目使用的是zynq 7015芯片,包含有一个GTP2功能模块,我现在想用它同时使用SRIO和G Ethernet IP,能不能实现?
我通过生成IP时,使用common in example,然后看Example中的common模块代码,发现好像这两个IP,每个IP都使用了GTP2 COMMON中的两个PLL,如果是这样PLL单元就不够两个IP同时运行的了,但是总感觉每个IP使用一个PLL就够了啊,有没有大牛做过类似的项目?给点提示,谢谢
发表于 2017-11-1 13:19:20 | 显示全部楼层
要看清楚是QPLL还是CPLL。如果QPLL的设置一样,就可以。
 楼主| 发表于 2017-11-1 14:33:22 | 显示全部楼层
回复 2# sonson2008

GTP2里没有QPLL,只有两个PLL。
   我通过VIVADO生成的example中的 common文件看,好像一个IP要用到两个PLL,不知道是真的有用还是为了不留空点随手连上的。
 楼主| 发表于 2017-11-2 08:36:48 | 显示全部楼层
有没有哪位大牛用过在同一个GTP2或GTE2,GTX2上同时实现两种协议的?或者用过什么开发板例程支持这种工作模式的,帮忙给点建议,多谢了
发表于 2017-11-2 10:17:59 | 显示全部楼层
刚好做过,说一点。
1.最好使用共同的QPLL。从QPLL出来的时钟引入各自的GTX_CHANNEL,时钟处理会比较简单。但要修改Core,调整时钟连线。
2.去掉一个GTX_COMMON。例化core时,2个不同的core都会生成GTX_COMMON模块。但是如果放在同一个GTP QUAD中,只能有一个GTX_COMMON。我是手动去掉一个。
上面都是单独例化Transceiver,协议层IP另外例化。如果协议层和Transceiver打包的IP,处理会更复杂一些。
 楼主| 发表于 2017-11-2 14:22:59 | 显示全部楼层
多谢了,我试试看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 22:47 , Processed in 0.018905 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表