数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 30106|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 234 5 6 / 6 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[解决] verd2011.01（LINUX）的波形颜色不能改变-------解决办法	mz916 2018-5-10	12366	lover2012 2018-5-16 09:14
[解决] signaltap bug	苍天如墨 2018-3-21	01599	苍天如墨 2018-3-21 11:09
[解决] 超越FPGA的极限	achiles007 2018-3-8	51907	cattutu 2018-3-10 12:53
[解决] 承接FPGA项目，rapidIO/PCIE/GTX/DDR3/CAN/LVDS/VGA/EMIF等高低速接口	fpga_design_liu 2016-7-2	63276	zuihoude3hao 2018-3-8 16:26
[解决] 提供 srio 等使用例程，及license激活	222zhumingming 2018-1-21	01862	222zhumingming 2018-1-21 22:30
[解决] JTAG Instruction register length detection failed	johnakeke 2015-7-23	62623	sunrihui 2017-12-7 09:04
[解决] 时序反标问题 ...2	otogyg 2012-4-6	1315835	renfz 2017-11-16 10:39
[解决] how do we get cm3_dsm_cfg.v ?	h9f3 2017-10-25	31973	h9f3 2017-10-26 15:30
[解决] Can we make (POR) using digital logic only ?	h9f3 2017-10-18	21866	h9f3 2017-10-19 11:49
[解决] How does HDMI implement with Xilinx board?	h9f3 2017-10-16	11939	chris2017 2017-10-18 14:18
[解决] How do we design SRIO?	h9f3 2017-10-12	31484	h9f3 2017-10-18 13:57
[解决] 救助：请问以下电路图该如何去考虑，或者有啥比较好的资料	sz2018 2017-9-21	11683	PowerQ 2017-9-27 11:00
[解决] 求IUS92通过verdi2009 如何导出fsdb文件？？？？？？？——（问题以解决）	清水一杯 2012-11-7	911665	wlmwxm 2017-9-27 10:35
[解决] vivado仿真出错： 'compile' step failed with error(s) while executing	770628095 2017-9-6	03894	770628095 2017-9-6 16:44
[解决] 请教虚拟机Ubuntu 14.04下Vivado 2016.2综合错误	neufeifatonju 2017-6-26	12973	harry_hust 2017-6-27 09:11
[解决] 关于vivado HLS联合仿真出错解决方法	KoveYK 2016-8-23	12956	梦孤城 2017-4-27 10:33
[解决] 请问：网口芯片TLK100用mdio读到任意一个寄存器的值都是0101?	zhanyue1 2017-4-12	11709	zhanyue1 2017-4-15 17:47
[解决] 为什么按顺序向左移位数据会丢失？	zhanyue1 2017-4-14	52204	zhanyue1 2017-4-14 17:57
[解决] 布图布线前 pt生成的sdf文件无法正确sign_off的问题 ...2	flyingsheep 2013-4-1	179595	ningyuan198 2016-12-16 09:59
[解决] ncelab -covfile covfile.cf tb 怎么把外部的变量传入covfile.cf中	851018986 2016-12-7	11607	851018986 2016-12-8 11:08
[解决] ISE综合时inout信号被优化掉	daneast 2016-9-13	32596	atomdust 2016-9-22 17:41
[解决] Centos7 下安装modelsim10.1c	zwyw 2016-8-17	02789	zwyw 2016-8-17 11:27
[解决] 关于跨时钟域传输中的电平和边沿检测的同步	battyson 2016-8-16	02100	battyson 2016-8-16 11:35
[解决] Modelsim SE 10.0d （vish-4101）Modelsim No objects found matching‘*’的解决	husthuige 2012-10-28	36468	lxjucdos124 2016-7-14 16:43
[解决] 解决ModelSim显示中文乱码 ...2	wushihai 2010-7-3	1812463	雷达信号处理 2016-7-13 20:55
[解决] linux 下安装modelsim license error问题 ...2	A_B_C_D_1 2012-11-22	187026	孙田雨 2016-5-31 15:33
[解决] 编译Xilinx的secureip库，VCS参数的设置	payne_shu 2014-1-15	44421	albertcdy 2016-1-28 18:23
[解决] rhel6.5+Verdi11 64bit仿真	pctanyicheng 2015-1-27	52572	kungfu1st 2016-1-6 17:10
[解决] 关于include生明位置的问题	huyongwei01 2016-1-5	01596	huyongwei01 2016-1-5 11:26
[解决] VCS安装启动问题	kingyuan 2015-12-4	22127	kingyuan 2015-12-24 14:17
[解决] ATF1504AS,Found wrong device(s) in hardware	123333333 2015-12-23	01300	123333333 2015-12-23 08:36
[解决] 终于完成了	扒拉稀饭 2012-5-2	82865	扒拉稀饭 2015-11-6 12:57
[解决] ISIM仿真时，如何添加标尺？	super0peng 2015-10-9	32288	naijgnay 2015-10-15 21:13
[解决] LabVIEW FPGA VI Pipelining	MasonCheng 2015-10-15	01368	MasonCheng 2015-10-15 14:54
[解决] 状态机的一个问题	tianyu751 2015-8-27	21726	tianyu751 2015-8-27 16:32

1 234 5 6 / 6 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 16 |主题: 30106|排名: 7

快速发帖

站长推荐 /2