数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30143|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 345 6 / 6 页下一页

新窗已解决悬赏最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 求助DC如何进行速度优先的优化 - [已解决]	yishuad 2019-5-29	93427	夏尔 2019-10-28 09:24
[求助] 请问xilinx的clocking wizard核产生的时钟频率必须有范围吗？ - [已解决]	hit_light 2019-1-19	32635	hit_light 2019-1-19 11:39
[求助] 求助如何调用DC工艺库(target library)中的指定单元(cell) - [已解决]	yishuad 2019-1-17	73801	zeroseawind 2022-12-14 15:11
[求助] M0 系列MCU wafer 功能测试原理 - [已解决] ...2	wrhwindboy 2018-6-10	176822	courageheart 2021-7-24 11:14
[求助] 悬赏：数字抽取滤波器进行滤波后出现中心电平偏移 - [已解决] ...2	心向远方 2018-6-8	207235	jason_vip1 2024-1-4 17:51
[求助] Spartan6的FPGA高温下容易导致FPGA出问题，但是正常室温下就没有问题 - [已解决] ...2 3	wydxxzj@163.com 2018-4-10	219919	wydxxzj@163.com 2018-5-11 22:16
[求助] 请教ucf约束文件错误！ - [已解决]	godjohsn 2017-9-23	42337	godjohsn 2017-9-26 22:57
[求助] verilog语言编写的 - [已解决]	jiannanc 2017-7-6	72007	jiannanc 2017-7-7 09:26
[原创] 用于数字综合的.lib文件是用什么产生的？ - [已解决]	typhoon222 2017-4-13	11743	杰克淡定 2017-4-13 17:44
[求助] 请教一个关于乘法的FPGA实现问题 - [已解决]	xduryan 2017-3-25	42214	xduryan 2017-3-29 13:41
[求助] moelsim后仿中爆出保持时间违例 - [已解决]	风起云涌66 2017-3-20	31815	gaurson 2017-3-24 16:18
[讨论] design compiler验证license的时候出现了bad ELF interpreter - [已解决]	15094030310 2017-3-18	11907	samanji 2017-3-18 15:03
[求助] (全部信元求助）Vivado 抽风，有时候无法编译interface,官方也没有解决 - [已解决]	wmy367 2017-3-15	62643	wmy367 2017-3-16 16:42
[求助] 安装Vivado2015.4，解压后点击xsetup.exe没反应，怎么办？ - [已解决]	yongbinguo 2017-2-20	56561	奔跑的小乌龟 2017-7-14 14:45
[求助] SRIO外环问题，请大神帮忙 - [已解决]	hqlingo 2016-11-30	42759	yazixiaowo 2016-12-7 08:31
[求助] altera的FPGA管脚默认设置为2.5v电平但实测是3.3V - [已解决]	bush009 2016-11-23	35864	zhangbinsniper 2016-11-26 10:40
[求助] 新手请教FPGA端SRIO的自环测试 - [已解决] ...2	hqlingo 2016-11-22	1710236	xiaochang1 2020-2-12 16:12
[求助] 求助（基于fpga的iic控制器设计） - [已解决]	懊恼的FPGA 2016-11-15	51828	平儿 2016-11-15 16:48
[求助] 求一款画波形图的软件名字，名字的开头是t - [已解决]	朱辉燕 2016-9-29	53181	122013137 2022-6-23 09:04
[求助] 求教熟悉xilinx IOB的大神 - [已解决]	xduryan 2016-9-22	32111	xduryan 2016-9-22 19:38
[求助] cyclone iv ep4ce30和ep4ce40兼容吗？？急急急 - [已解决]	yuanhong96 2016-8-3	62958	孑然儿 2016-8-4 10:26
[求助] FPGA IP核 quartus modelsim - [已解决]	jiang-- 2016-7-8	73014	jiang-- 2016-7-19 16:31
[求助] ISE和modelsim SE时序仿真的问题 - [已解决] ...2	xylion 2016-6-24	145364	xylion 2016-6-29 20:32
[求助] dc综合时怎么对某个verilog文件中的内部信号施加约束 - [已解决]	从这一刻信仰 2016-6-16	53823	826203476 2016-6-17 13:38
[求助] 亚稳态疑惑之时钟切换电路？请高手指点。 - [已解决]	jackychan2010 2016-6-14	92591	杰克淡定 2016-6-16 09:34
[求助] mcs文件烧入flash - [已解决] ...2 3	风起云涌66 2016-5-3	227667	风起云涌66 2016-5-10 09:09
[求助] altera pcie ip核配置空间求助 - [已解决]	海东凤婷 2016-4-20	52741	浪海 2020-3-13 16:03
[求助] 基于APB的uart的fifo数据读取 - [已解决]	gateway91 2016-4-8	54630	gateway91 2016-4-11 21:50
[求助] quartus调用modelsim仿真报错 - [已解决]	t多多洛 2016-3-29	72395	quray 2016-7-17 13:03
[求助] quartusii 15.0同样的破解方式在笔记本上可以跑综合，台式机就不可以报错？求解？？？ - [已解决]	yuanhong96 2016-3-22	74948	ever4ever 2016-4-1 08:49
[求助] systemverilog 中如何调用系统时间，不是仿真时间 - [已解决]	xiongzhh 2016-3-16	96084	syjuang@123 2020-2-25 09:10
[讨论] 请教大家，eMMC协议中的动态容量管理是必须要实现的吗？ - [已解决]	fkl523 2016-3-4	64246	inrtpnhn 2017-8-22 09:20
[求助] 求助：XILINX的时序约束问题 - [已解决]	ydh00002 2015-12-15	52570	ydh00002 2015-12-16 12:48
[求助] 如何用verilog求sinx值 - [已解决]	hekuihua 2015-11-6	62142	yakinlu 2015-11-9 15:12
[讨论] 奇葩问题：SV里怎么简化定义多bit信号的代码长度 - [已解决] ...2	cmgit 2015-10-29	176270	南宫恨 2015-11-4 08:46

1 2 345 6 / 6 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 4 |主题: 30143|排名: 8

快速发帖

站长推荐 /2