数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30091|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 3 4 5 6 789 10 11 12 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 来，坐下聊两句~ ...2	sewer_ninja 2015-1-30	113718	glace12123 2015-2-10 20:58
[讨论] FPGA要怎么学才能快速进步 ...2	莫小林 2015-8-15	114011	murphy522 2015-11-25 22:07
[讨论] 分享一道面试题，全X公司的·，关于时钟处理的。 ...2	xylion 2015-9-24	113524	醉逍遥642 2015-11-24 16:42
[讨论] 为什么同一个片子，工程不论大小，生成的bit大小一样？ ...2	菜鸟要飞 2015-11-19	113019	醉逍遥642 2015-11-24 16:22
[讨论] Verilog testbench从文件读入数据出错的问题 ...2	xcxfly 2016-4-25	114305	xcxfly 2016-4-26 14:02
[讨论] VIVADO现在怎么样 ...2	anhongliang 2016-9-1	114895	ahmad.reda2019 2022-3-1 20:52
[讨论] 前几天MTK面试题，两DFF中间加LATCH，分析建立保持时间？恳请大神指点 ...2	hiwzy 2016-9-20	115513	又是一个号 2016-9-23 10:26
[讨论] timing constrain sta 异步约束问题？ ...2	yangweijlu 2017-2-3	115525	Ms_kitt 2018-2-1 14:38
[讨论] JESD204B ...2	EE826405848 2018-4-19	124495	黑桃ACE 2022-1-23 13:42
[讨论] 看AMBA lite总线时忽然就悟了，多核处理器cache一致性问题 ...2	dodoee 2023-4-3	111977	damaoguai 2024-4-2 16:19
[讨论] 公司买了synopsys DDR PHY的IP，不会用呢 ...2	scutlee 2023-7-8	111663	zx7504081 2023-7-12 15:18
[讨论] 在存储器构建中，什么时候使用寄存器，什么时候使用SRAM ...2	xujieming 2024-1-9	11798	kk2009 2024-1-14 09:47
[讨论] FPGA验证到底要学点什么 ...2	ilzyxy 2010-5-3	106210	潶崎一护 2011-5-26 15:22
[讨论] 数字前端和数字后端是什么概念？ ...2	yangchbjut 2010-7-24	104692	jiangxy 2010-8-9 15:58
[讨论] 貌似这里的牛人不多呢？为什么问的问题没人回答？ ...2	89274616 2010-10-21	103399	89274616 2010-10-26 12:41
[讨论] 大家在windows环境中一般都用什么编辑器编辑verilong？ ...2	louisesunjie 2010-10-22	104681	silencefpga 2011-4-20 09:46
[讨论] sata2协议学习 ...2	wangshiminking 2010-12-8	108417	tiangua 2012-12-2 22:35
[讨论] 异步时钟的问题 ...2	asyou 2011-4-22	104344	asyou 2011-4-25 17:17
[讨论] Altera PLL的输入引脚的问题 ...2	asyou 2011-5-9	1015186	sirius.yuan 2011-5-13 14:36
[讨论] 现在国外ic发展前景怎么样，是不是ic行业已经开始趋于下降期了 ...2	hawaii_e 2011-5-17	105050	陈涛 2011-5-23 14:55
[讨论] 讨论下为什么要把时钟产生模块单独拿出来综合吗 ...2	wangxuede220 2011-6-11	105323	八部众生 2011-6-16 00:46
[讨论] dc综合时为什么需要将clock和复位信号的drive设为0呢？ ...2	wangxuede220 2011-6-12	106776	wangxuede220 2011-6-14 11:20
[讨论] scan chain一般多长比较好 ...2	irun2 2011-7-8	106276	cheernixue 2011-12-5 11:49
[讨论] FPGA和ASIC的学习有何异同 ...2	subrant 2011-7-16	105344	subrant 2011-7-19 22:57
[讨论] 时钟之间的相互干扰问题 ...2	asyou 2011-10-13	104280	atomdust 2011-10-21 23:15
[讨论] FPGA高手之路 ...2	mazama 2011-11-23	104422	孑然儿 2011-11-24 10:55
[讨论] 关于时序约束 ...2	wyj_whu 2011-12-21	104588	t多多洛 2016-4-1 17:31
[讨论] 经常看到电路规模用“几万门、十万门、百万门”描述，那么这个“门”到底指的是什么？ ...2	sdwsh1 2012-1-25	1014759	jdhome 2016-1-17 12:47
[讨论] 芯片内部毛刺宽度很小，若小于Cell本身的延迟的话，是否会被滤除掉呢？ ...2	mjei 2012-3-7	104812	yinchyang 2012-3-10 18:42
[讨论] 调用IP核与直接使用运算符(+,-,*,/)的区别 ...2	挂在天边的鱼 2012-3-8	104872	edacw 2012-3-18 23:16
[讨论] 有没有哪位大神给点关于温度计码转二进制码的一些建议啊~~ ...2	hysterialee 2012-6-8	1114072	petit_citron 2020-5-18 19:26
[讨论] 检测不到硬件 ...2	wangxunzhi2010 2012-6-27	105564	wangxunzhi2010 2012-7-6 21:37
[讨论] 有限状态机和一堆counter有什么区别？ ...2	ttxs2009 2012-9-23	106970	edwardk 2018-11-28 14:12
[讨论] 状态机设计，使用独热码、格雷码或二进制码有何区别？ ...2	cyberly 2012-10-9	1012881	crystalgun 2016-6-28 11:11
[讨论] chipscope抓取信号 ...2	qswsjs 2012-11-28	1012294	eaglelsb 2013-10-21 09:25

1 ... 3 4 5 6 789 10 11 12 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30091|排名: 11

快速发帖

站长推荐 /2