设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› IC验证› IC验证讨论
收藏本版 (87) |订阅

IC验证讨论 今日: 0|主题: 6529|排名: 6 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] Flash的read 和fast read命令，到底有什么区别？看起来只是多了个dummy cycle而已。 误入百花深处 2024-1-18 3263 误入百花深处 2024-1-19 12:32
[求助] Synopsys SMS 中的memory compiler 如何产生 (*.masis) 文件 hichip_fire 2015-7-13 66346 Kingwhale 2024-1-19 09:54
[原创] Verilog/SystemVerilog Setup in Vim 新人帖 AlvinRolling 2024-1-10 2289 yuanpin318 2024-1-18 20:19
[原创] 有没有人一起拼路科v3的课？ BananaSuper 2024-1-5 7692 Johnmc104 2024-1-18 16:06
[求助] verdi 报错无法打开波形 菖蒲_ 2024-1-18 0246 菖蒲_ 2024-1-18 10:13
[求助] TSMC Flash IP 的使用问题  ...2 wuxiuying18 2018-11-16 147303 j635 2024-1-17 14:39
[原创] Flash的Block Erase Command的地址信息代表的是字节吗？ 误入百花深处 2024-1-16 2256 误入百花深处 2024-1-17 12:34
[求助] 寄存器模型配置DUT寄存器问题，谢谢大家 新人帖 起个名字好难啊 2024-1-10 2355 851018986 2024-1-17 10:53
[原创] 如何搭建SoC项目的基本Testbench（我的流程） digest  ...23456..9 lshj98115 2014-4-17 8447604 Vincent_Chen 2024-1-17 10:17
[求助] vcs assertion failed "thread" at line 1167 in file veralite_thread.c 新人帖 planckgh 2023-11-17 1397 adan313 2024-1-15 14:51
[原创] synopsys的axi4总线的vip分配slave空间 attach_img 静默有时 2023-12-4 2429 kang98253 2024-1-13 11:38
[求助] 新人求助，想要使用dve查看波形时为什么选择不了信号？ icstudywsq 2024-1-7 1301 AlvinRolling 2024-1-11 19:34
[原创] iverilog对sv语法支持真的很差 erwang 2023-12-25 4344 ustszl 2024-1-11 15:36
[求助] 新思vip-ahb中打印的激励信息如何屏蔽？ attach_img became_an_icer 2024-1-10 5309 erwang 2024-1-10 22:57
[求助] FSDB FATAL ERROR, Rewinding time is prohibited attach_img boybeyond 2020-8-31 52578 zhengdengdeng 2024-1-10 16:58
悬赏 [求助] VCLP读取网表时报错如何解决 - [悬赏 36 信元资产] SGengiant 2024-1-9 0363 SGengiant 2024-1-9 17:23
[求助] xcelium仿真怎么使用vcs加密的代码？ zhiwenhao 2024-1-8 3318 zhiwenhao 2024-1-9 16:32
[求助] VCS报错：Found 'interface' inside package before 'endpackage'. 'interface' inside 'package' is not allowed. 新人帖 attach_img 薛定谔的青蛙 2022-6-18 62334 bl19970906 2024-1-8 14:56
[讨论] sv绿皮书[5.14.3 在程序中修改对象] 是否有错？ attach_img  ...2 ppeezz 2019-7-15 112743 飞翔的马甲 2024-1-8 10:12
[求助] vcs编译命令——时间参数模型 BellaYang 2024-1-5 2463 BellaYang 2024-1-8 09:05
[讨论] sv或者UVM如何与python进行交互  ...2 芯游天下 2023-12-22 14855 nativeda230 2024-1-6 21:09
[求助] 提前结束仿真，导致fsdb文件用verdi打不开 新人帖  ...2 xsz_123 2023-11-1 12751 wupeijing654 2024-1-5 09:52
[求助] verdi查看信号波形问题 新人帖 Ellison 2023-12-2 3518 wupeijing654 2024-1-5 09:49
[求助] 为什么使用vcs仿真指定TESTNAME不管用？ 新人帖 icstudywsq 2023-12-31 4398 wupeijing654 2024-1-5 09:39
悬赏 [求助] Ralgen启动报错 - [已解决] hjacky2010 2017-10-25 34195 江小白！ 2024-1-4 23:03
[原创] dfe paper attachment wy12 2024-1-3 2439 dcircuit 2024-1-4 20:54
[讨论] 请问如何快速掌握VIP的使用，欢迎分享心得！  ...23 leine 2021-3-22 2310138 ytcx94 2024-1-4 17:37
请教modelsim读宏定义文件的问题 carefree 2009-6-3 57945 xdf666 2024-1-4 15:17
悬赏 [求助] Cadence VIP eth有支持思科QSGMIII spec吗？ 新人帖 - [悬赏 10 信元资产] clivia.cai 2023-12-28 2418 clivia.cai 2024-1-4 14:12
悬赏 [求助] virtuoso ADE环境下跑带system verilog代码的数模混仿 - [悬赏 500 信元资产] xinhunlei 2024-1-3 1492 孙莱维 2024-1-4 13:50
[求助] (lmgrd) Failed to open the TCP port number in the license. attach_img  ...23456..9 polaris456 2011-9-18 89112105 豇豆豆 2024-1-4 11:28
[求助] 求助各位大神吗？systemverilog非阻塞赋值问题 eason_yang 2024-1-3 2269 飞翔的马甲 2024-1-4 10:52
[求助] fork-join语句与$finish的使用问题 icstudywsq 2024-1-1 7405 unsinkableFF 2024-1-4 09:46
[求助] 请教如何设置S公司AXI Slave VIP的Read Interleave功能 新人帖 纾戈 2023-6-13 1720 bai252003 2024-1-3 22:50
[求助] axi vip发出exclusive access后monitor有报uvm_error，是否正确 枫舞 2023-12-1 1366 bai252003 2024-1-3 22:49
下一页 »
1 ...234567891011... 187下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 08:00 , Processed in 0.028850 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块