EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 可综合的Verilog RISC CPU设计

1 ... 4 5 6 7 8 9 10 1112 / 12 页

楼主: raneewu

可综合的Verilog RISC CPU设计

[复制链接]

laotui

发表于 2016-9-20 08:41:45 | 显示全部楼层

谢谢分享

回复支持反对

Ryggeor

发表于 2016-9-29 16:08:11 | 显示全部楼层

thnx!

EETOP创芯人才网职位发布入口

回复支持反对

腾钰

发表于 2016-11-2 11:21:38 | 显示全部楼层

thanks

回复支持反对

火凤凰

发表于 2018-8-14 10:54:46 | 显示全部楼层

thanks~

EETOP创芯人才网职位发布入口

回复支持反对

vsop

发表于 2019-5-11 17:54:20 | 显示全部楼层

标记一下，好好收藏

EETOP创芯人才网简历投递入口

回复支持反对

gouyaer123

发表于 2019-5-13 06:40:39 | 显示全部楼层

thank you very much

EETOP创芯人才网职位发布入口

回复支持反对

南屏旧桥

发表于 2019-5-15 10:16:56 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

cykablyat

发表于 2019-5-22 12:04:51 | 显示全部楼层

可能有帮助，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

1 ... 4 5 6 7 8 9 10 1112 / 12 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-25 00:42 , Processed in 0.018467 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

可综合的Verilog RISC CPU设计

站长推荐 /2