|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
×
贡献一篇文章先，里面有很多防止latch up的方法，由其是节录下面方法的4~7我都实际用过，很实用。就请直接下载免信元
latch_up.pdf
(131 KB , 下载次数:
3985 )
但要请教一下，第8点：
I/O处尽量不使用pmos(nwell) 原因是甚么啊?有大大可以解释一下吗?
1.在基体（substrate)上改变金属的掺杂，降低BJT的增益
2.避免source和drain的正向偏压
3.增加一个轻掺杂的layer在重掺杂的基体上，阻止侧面电流从垂直BJT到低阻基体上的通路
4. 使用Guard ring: P+ ring环绕nmos并接GND；N+ ring环绕pmos 并接VDD，一方面可以降低Rwell和Rsub的阻值，另一方面可阻止载流子到达BJT的基极。如果可能，可再增加两圈ring。
5. Substrate contact和well contact应尽量靠近source,以降低Rwell和Rsub的阻值。
6.使nmos尽量靠近GND，pmos尽量靠近VDD,保持足够的距离在pmos 和nmos之间以降低引发SCR的可能
7.除在I/O处需采取防Latch up的措施外，凡接I/O的内部mos 也应圈guard ring。
8. I/O处尽量不使用pmos(nwell) | 
/1 
eetop公众号
创芯大讲堂
创芯人才网
IP卡
狗仔卡
发表于 2015-8-25 17:11:41
提升卡
沉默卡
喧嚣卡
变色卡
创芯人才网