关于有源晶振的问题。

wuwovicky123

时钟从cpld的全局时钟进入，图一我将时钟引到cpld的另一脚输出，这样的波形算不错。图二，我加了个反相器输出，测接反相器之前和接了反相器之后的波形，就变成这样了。由于第一次画板子（pci卡），请大神们帮帮忙。谢谢。

wuwovicky123

回复 2# Timme


      请问怎么做到的？我是按典型电路接的，vcc与地之间接104的电容，时钟输出接了22欧的电阻。

wuwovicky123

回复 4# Timme

1、分岔指的是什么？过孔吗？时钟线不是就一条吗，怎么会出现分岔？
2、线宽恒定，那粗细有要求吗？请问7mil应该吗？3、铺铜算不算是恒定的地平面？电源平面是什么概念，我就拉了根40mil的电源线连晶振vcc端。
4、发送端和接受端不是连在一起的吗？接收端并联50欧电阻到地和发送端串联50欧电阻，那不是相当于一个是在时钟线上并联，一个是串联到时钟线上？
5、受教。
小弟刚出来混，所以很多地方不懂，请赐教。

wuwovicky123

回复 6# Timme


    谢谢大神这么热心的回答，并提供这么多的资料给我 。