在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[讨论] VCO增益太大了  ...2 sogofly 2013-12-18 1310031 cx1263434344 2020-5-9 14:19
[求助] 增益很小  ...23 航5 2020-5-4 228602 xianwu_hs 2020-5-9 09:19
[求助] 如何通过仿真求得back-to-back inverter-based latch 的metastability's time constant transistor7 2020-5-8 12032 transistor7 2020-5-8 14:25
[求助] 小白求助,在cenots64位Linux系统下ic5141用Verilog-a写一个带隙生成symbol报错 新人帖 柠檬汁Diana 2020-5-5 42953 柠檬汁Diana 2020-5-8 11:38
[求助] 请教HSPICE里面怎么仿真ft (截止频率) ?  ...2 happsky 2011-7-28 1117300 perfect_ic 2020-5-8 09:58
[解决] 关于IC5141中的一点小问题总结 topf002 2019-6-9 22778 念你如初 2020-5-7 17:57
[求助] 跪求工艺基板文件 新人帖 GeorgeTse 2020-4-26 12534 axhanker 2020-5-7 15:11
[求助] 有关负压电荷泵的问题 新人帖 Logan3000 2020-5-3 62807 castrader 2020-5-7 15:01
[求助] 有没有大神可以帮忙看看这个三角波电路 新人帖 Ice_Nine 2020-5-6 22085 saber567 2020-5-7 14:16
[原创] Cadence元件链到ADS中的问题 jacs 2020-5-6 01712 jacs 2020-5-6 22:49
[讨论] 全差分运算放大器主要应用的领域 hans1229 2020-4-2 23081 hans1229 2020-5-6 16:42
[讨论] 12bit sar comparator gain 会设计多少  ...2 peterlin2010 2019-1-23 128952 fightshan 2020-5-6 16:10
[求助] Input offset simulation forever1201 2012-2-23 84478 fightshan 2020-5-6 15:34
[求助] BJT的瞬态VCE电压可以超过击穿电压吗 RFcircuits 2020-5-6 32345 acging 2020-5-6 14:10
[求助] HSPICE仿真时,如何减少曲线的点数? confiope 2020-5-6 22641 confiope 2020-5-6 13:46
[讨论] 带隙基准电路设计时增大Delt Vbe 压抑的秘密 2020-5-4 22765 xuwenwei 2020-5-6 09:41
[求助] 用HFSS仿真片上传输线 疑惑加加加 2015-8-7 33157 GeorgeTse 2020-5-6 09:14
[求助] 关于PLL的一点疑问,我是新手 浩瀚—yh 2020-5-5 12462 jonkey_xu 2020-5-5 22:43
[求助] sepctre仿真warning求助 - [阅读权限 255] zhy00win 2020-3-16 1661 superleaf 2020-5-5 19:51
[求助] 如何搭建CMRR的仿真环境? bitplex 2020-3-18 12502 superleaf 2020-5-5 19:40
[求助] 单端转差分 天空oue 2020-3-29 44232 superleaf 2020-5-5 19:10
[求助] VCO是输出是直接加入到PD ? 浩瀚—yh 2020-5-4 32351 ol0930 2020-5-5 11:57
[求助] 怎样做一个输入可从0开始的mos级运放 新人帖 日乌阳炎羲 2020-5-3 52486 891680996 2020-5-4 17:16
[求助] 小数PLL 求助 8i8i9o9o 2020-5-2 73986 磐磬 2020-5-4 13:11
[求助] sigma Delta ADC 反馈DAC 问题,有偿 alex.gaoding 2020-3-18 22546 jeffej 2020-5-4 11:37
[求助] sigma Delta 有没有 paper 比较不同 dither circuit 产生效果 andy2000a 2019-11-14 32247 jeffej 2020-5-4 11:13
[求助] 多比特量化sigma delta ADC a1054958688 2020-3-5 12624 jeffej 2020-5-4 11:07
[求助] sigma-delta 时序设计怎么入手 麒麟 2015-3-12 13067 jeffej 2020-5-4 10:24
[求助] delta-sigma modulator一些问题!!! lizhaohong520@ 2012-1-16 52862 jeffej 2020-5-4 09:45
求 论文:: sigma delta mouldator analog_zyl 2007-6-13 63938 jeffej 2020-5-4 09:43
[讨论] 系统的零点讨论  ...2 elovu5256 2020-3-6 157078 tam81 2020-5-4 08:09
[求助] 小白求助,cadence中calculator的Ecaluation error如和解决 1433056519 2020-5-3 22019 1433056519 2020-5-3 21:02
[求助] VCO在某些频率下出现了这种波形 RFcircuits 2020-5-1 62536 RFcircuits 2020-5-3 10:54
[求助] spectreVerilog混合仿真问题(有图)  ...23456 yueleven 2010-9-7 5326851 3456721 2020-5-2 13:59
[原创] virtuoso中新建verilog并保存后报错,hdl parser error 790922706 2020-5-1 12390 aznsj 2020-5-2 07:13
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-25 23:14 , Processed in 0.107110 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块