在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
IIC总线实例(带说明)学习源码  ...23456..11 ysh_wh 2007-4-7 10218552 hainiu312 2012-8-18 23:09
3篇好文章  ...234 blackwave 2004-11-24 3711948 hainiu312 2012-8-18 21:38
[求助] 500信元求书:基于verilog hdl的数字系统应用设计(王钿编著) huizi0711 2010-4-14 62786 Arvinliu 2012-8-18 20:23
xilinx ise 9.x fpga cpld 设计指南光盘  ...23456..7 runxin218 2009-12-8 6913664 zjwwmh 2012-8-17 11:46
可综合的Verilog语法 hamham_ww 2009-8-27 41984 hm502 2012-8-17 11:45
[资料] Linux在Xilinx FPGA上的移植  ...2 yoandi 2010-10-26 124372 zjwwmh 2012-8-17 11:38
[求助] Xilinx ISE Design Suite 10.x FPGA开发指南 syai02 2011-7-9 32585 zjwwmh 2012-8-17 11:34
[资料] 基于 CPLD_FPGA 的数字通信系统建模与设计  ...23 jiemizhe 2009-12-26 265608 tjyandong 2012-8-17 11:00
[原创] Xilinx ISE 12.1调用Synplify Pro 9.6.2出错 lhrace 2011-6-1 33423 fengchuisha 2012-8-16 23:44
[原创] License Administration Tools leopold2008 2010-12-11 42682 morrisgu 2012-8-16 15:43
[资料] FPGA OFDM 硕士论文数篇  ...23 wushihai 2010-4-12 245332 masaka_xlw 2012-8-16 11:05
[原创] 推荐一本学习verilog的书,本人正在学习中,觉得不错,拿来分享~  ...23 qq8467798 2012-7-17 268116 xmssy_zte 2012-8-16 01:20
模拟集成电路分析与设计(中文版).pdf  ...23456 gjfds 2008-11-18 5410093 edalover 2012-8-15 22:38
【CRC 2008最新书】Design of Cost-Efficient Interconnect Processing Units zweishi 2009-1-11 92291 nico0811 2012-8-15 20:52
[资料] 完整实际工程.全国研究生电子设计大赛西南赛区一等奖 forlsy 2012-8-15 02037 forlsy 2012-8-15 17:09
Cadence IC设计  ...2345 xibuol 2008-8-27 407305 jiangqunfcp 2012-8-15 16:04
[求助] 请问在Quartus--chip editor中怎样在LE某个脚上增加一个寄存器的连接? mingtian2010 2012-8-15 03227 mingtian2010 2012-8-15 15:59
DC最全之workshop,共18个pdf,第2个part  ...234 yinfun 2008-8-24 317146 web_miner 2012-8-15 14:41
[资料] Timing tutorial basics sutudus 2012-8-15 02152 sutudus 2012-8-15 13:32
[求助] 关于Xilinx FPGA 用usb下载配置问题 guofucaigfc 2012-8-15 01437 guofucaigfc 2012-8-15 12:00
[资料] ovm_open_verification_methodology_cook_book hxh76ahei 2011-7-17 42176 zhang297 2012-8-15 01:43
[资料] MIT的Design of Analog MOS Circuits课件 scoky 2011-9-23 42303 kkman78 2012-8-14 22:15
a Verilog classic books caojl 2008-7-28 92752 chaoqinyou 2012-8-14 22:00
SystemVerilog 3.1a Language Reference Manual wadezhu 2009-5-1 82630 manoj123 2012-8-14 19:23
[资料] complete digital design sunsirxjtu 2010-8-4 92487 manoj123 2012-8-14 19:12
关于FPGA时钟设计的论文1  ...23 jearome 2005-9-20 297342 201121070314 2012-8-14 17:14
PrimeTime 的基本概念  ...23456..13 auster 2006-9-29 12918721 toobad123 2012-8-14 15:02
[资料] verilog&systemverilog牛人stuart的papers合集 hawaii_e 2012-8-10 93374 yinxizhenf3 2012-8-14 14:59
锁相环原理  ...2345 forrest_kong 2008-1-13 449760 humanshy 2012-8-14 11:12
Xilinx_constraints.pdf cdfldf1984 2009-6-13 72166 ASICMAIKA 2012-8-14 10:47
信号与系统经典讲义!  ...23 zhouhaicc 2008-10-31 255308 epicyun 2012-8-13 23:07
[讨论] 论坛最近出了个怪人,各位老大也不管一下? my2817 2012-8-13 22940 my2817 2012-8-13 22:57
[原创] Synplicity Synplify pro 901 Linux  ...2 kaprix 2010-8-3 157503 zhanglinlin0514 2012-8-13 19:00
[原创] Xilinx官方详解各种约束方法  ...2 charles_lee 2012-7-20 144290 狂奔~蜗牛 2012-8-13 17:18
pull-up resistor marlboro2006 2006-9-9 32444 leona_94116401 2012-8-13 16:06
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-8 07:16 , Processed in 0.055005 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块