设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【cadence verilog】Cadence Verilog Language And Simu ...

12 / 2 页

返回列表发新帖

楼主: chevroletss

【cadence verilog】Cadence Verilog Language And Simulation Course 2002

发表于 2008-10-22 09:36:48 | 显示全部楼层

Cadence Verilog Language And Simulation Course 2002.

回复支持反对

使用道具举报

发表于 2008-10-22 16:26:39 | 显示全部楼层

shishikanba

回复支持反对

使用道具举报

发表于 2008-11-2 09:26:50 | 显示全部楼层

回复支持反对

使用道具举报

发表于 2009-11-14 14:13:02 | 显示全部楼层

谢谢楼主，努力学习中

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-11-14 15:39:16 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-12-30 21:21:15 | 显示全部楼层

看看，谢了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-12-15 15:01:37 | 显示全部楼层

thanks!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-12-15 20:14:57 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-8-20 15:28:19 | 显示全部楼层

xuexielee thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-26 13:35 , Processed in 0.015718 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表