在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[资料] Fundamentals of III-V Semiconductor MOSFETs  ...2 sara 2010-12-23 185626 gouyaer123 2020-3-30 14:34
影响FPGA设计中时钟因素的探讨!!!!! yuedx 2009-2-28 42731 西西在冰城 2020-3-30 13:41
[资料] 大型设计中FPGA的多时钟设计策略  ...2 walkerwen1 2010-5-18 115364 西西在冰城 2020-3-30 13:38
[转贴] 至简设计法_fpga万年历设计 chop147 2020-3-18 21949 ghostmydear 2020-3-30 09:31
[求助] 求sysnopsys floating license的生成方法,或者指导如何改SRC yangleixp 2015-12-21 63606 nasirkhanpak25 2020-3-29 16:14
[EBOOK] Verilog-HDL实践与应用系统设计  ...23456..8 fong1212 2007-11-4 7618715 倒头呼呼呼 2020-3-29 14:30
[资料] xilinx_部分可重构实验操作使用手册  ...234 hulihutu8287 2011-10-23 3310523 zhwu95 2020-3-29 11:19
[资料] 鸟哥私房菜全版  ...2 supermanqc 2013-12-30 105014 fj198462 2020-3-28 20:09
[资料] 时序约束和时序分析 不懂也不问 2019-1-9 92087 manoj123 2020-3-28 15:36
DSPbuilder 中文学习资料~~  ...234 perfection 2009-8-13 3510431 cdting 2020-3-28 05:09
[资料] synopsys DC student guide  ...2 haichao_xjtu 2011-6-13 147324 zhaoyt1117 2020-3-27 17:44
Writing Testbenches: Functional Verification of HDL Models -Second Edition  ...2345 wadezhu 2009-5-1 4313616 eecytseng 2020-3-27 17:05
[资料] 很好的Verilog HDL实例(不看后悔) yydlovefyh 2014-4-22 73021 sword123 2020-3-26 14:04
[资料] ic fpga some0001 有饭 2020-3-7 645730 gouyaer123 2020-3-26 11:01
[转贴] Quartus II 中Tsu/Tco 的约束方法  ...23 zmslf 2010-4-16 299552 disappear 2020-3-25 11:50
给大家一个画时序图的小软件 AndyTiming.exe  ...23456..12 zhangqi2005 2009-9-24 11137734 cikulangsat 2020-3-25 09:39
Verilog HDL 综合实用教程.rar  ...23456..26 lehaha 2008-4-22 25948597 zgy_chenxin 2020-3-24 12:29
verilog 的黄金参考指南  ...23456..21 forrest_kong 2007-12-25 20543554 zgy_chenxin 2020-3-24 12:26
[资料] Specifying Efficient Constraints in Design Compiler and PrimeTime  ...2 chj88 2019-12-16 163956 ID2007 2020-3-24 11:44
数字信号处理FPGA实现附书光盘  ...2 lcxxcl 2009-3-29 134419 zgy_chenxin 2020-3-24 08:51
[资料] modelsim-win64-10.4-se破解文件其他版本通用  ...2 luxury87 2016-3-19 186326 varezki 2020-3-24 06:39
用Verilog实现8255芯片功能,绝对原创!  ...23456..15 lxq124lxq 2006-11-23 14536355 zzq81 2020-3-23 22:54
[资料] 基于Verilog的RISC_CPU代码  ...2 shcet 2012-10-18 196685 zzq81 2020-3-23 22:29
[资料] Design Compiler中文使用手册  ...2 zhangmanxin 2010-11-6 155819 小白小白123 2020-3-23 21:33
[原创] Verilog 2001的IEEE standard  ...2 steven1996 2011-4-11 137006 gzy123456789 2020-3-23 14:21
[资料] IEEE Verilog 2001 标准下载  ...234 zhanghi 2010-10-29 3914113 gzy123456789 2020-3-23 14:18
[资料] 教你如何使用CCS进行DSP编程-从入门到精通【最全】  ...23 zyj2012 2013-1-22 2312478 zgy_chenxin 2020-3-23 10:45
[资料] 美国加州伯克利大学经典培训教程-VERILOG宝典 - [阅读权限 1]  ...2345 yhsy1002 2016-7-19 4011859 Zenor 2020-3-22 22:18
[资料] 超级Formality Debugging~~【发帖挣积分~~】  ...23 ys82 2012-7-30 217061 IC_panda 2020-3-22 20:14
[资料] icc 创建milkyway,进行数字后端数据准备 iNostory 2019-3-17 22300 ricvadim 2020-3-22 17:17
[资料] Cadence数字前端笔试题2018&答案  ...2 iNostory 2019-3-10 184771 IC-LOU 2020-3-22 11:55
Ultra Low-Power Clocking Scheme  ...23 onthefly 2009-7-14 266874 bee31441 2020-3-21 23:36
求書: Verilog Digital Computer Design: Algorithms Into Hardware simufox 2008-12-31 95268 ricvadim 2020-3-21 14:50
[原创] System Verilog VMM 1.2  ...234 ytlin0 2011-9-7 3212542 vsop 2020-3-21 10:43
[资料] Soc-Verif-Udemy -Udeny课件 iNostory 2017-12-9 92903 ccpi290 2020-3-21 09:21
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-29 05:01 , Processed in 0.034502 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块