EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 3 |主题: 26581|排名: 4

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 207 208 209 210211212 213 214 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] MicroBlaze简介 ...2	tide 2016-1-4	134301	yangjiyue 2020-4-3 23:51
[求助] 新人求助数字逻辑基础与verilog 第三版的全部答案	zbcssg123 2020-4-3	01848	zbcssg123 2020-4-3 22:22
QuartusII Synthesis	智慧棒 2009-2-1	42374	ahmedragheb 2020-4-3 11:59
Verilog HDL入门教程	09211956 2009-11-25	52712	zhoulei228 2020-4-3 11:30
[资料] H.264 AVC 和 H.265 HEVC decoder IP 核 ...2 3	111_ZH 2016-12-18	247979	xiexuyu 2020-4-2 22:08
[资料] Cortex-A5 ...2	tianhao058 2012-9-26	104605	kdb1993227 2020-4-2 17:10
[转贴] lattice下载器HW-USBN-2B使用说明	lichenllin 2020-4-2	04553	lichenllin 2020-4-2 17:05
[文档&源码]: A User’s Experience with SystemVerilog ...2 3	tomyang2008 2008-9-18	226221	vsop 2020-4-2 00:40
[资料] ARM PrimeCell (SRAM Interface)	fort2121 2010-9-13	92459	badegg3 2020-4-1 17:32
[资料] ARM PrimeCell (UART)	fort2121 2010-9-13	11916	badegg3 2020-4-1 17:02
[资料] sysnopsys.src ...2	hahahuhu666 2018-6-15	115052	Tiger666 2020-4-1 15:03
[资料] Fundamentals of Power Electronics	junlintianxia 2011-10-19	12107	junlintianxia 2020-4-1 14:06
[资料] verilog入门教程	440实验室 2020-4-1	11469	zhoulei228 2020-4-1 11:02
[资料] Altera的license破解器6.0-9.1大全（包括Quartus II+NIOS II+DSP Builder） ...2 3	liujuntao 2011-6-10	2210992	ahmedragheb 2020-4-1 09:53
Via内部STA脚本代码 ...2 3 4 5	wz_cdj 2009-9-15	4716027	adan313 2020-3-31 23:25
[求助] sub lvds	shine724 2020-3-31	02211	shine724 2020-3-31 17:09
不錯的 sigma-delta referense papers...	sunbin 2007-8-8	72618	jeffej 2020-3-31 10:11
Xtremedsp & AccelDSP 高级培训资料 ...2 3 4	zqs0394 2009-4-8	369348	lyj800001 2020-3-30 23:44
[求助] 新人求助，想请教下altera的一个在线升级ip核	yydlxx 2020-3-30	11766	yydlxx 2020-3-30 18:58
[求助] 新人求助~~关于时钟上升沿问题	VAEEE 2020-3-30	11924	richardxingxing 2020-3-30 16:41
[资料] Fundamentals of III-V Semiconductor MOSFETs ...2	sara 2010-12-23	185350	gouyaer123 2020-3-30 14:34
影响FPGA设计中时钟因素的探讨！！！！！	yuedx 2009-2-28	42652	西西在冰城 2020-3-30 13:41
[资料] 大型设计中FPGA的多时钟设计策略 ...2	walkerwen1 2010-5-18	115084	西西在冰城 2020-3-30 13:38
[转贴] 至简设计法_fpga万年历设计	chop147 2020-3-18	21876	ghostmydear 2020-3-30 09:31
[求助] 求sysnopsys floating license的生成方法，或者指导如何改SRC	yangleixp 2015-12-21	63487	nasirkhanpak25 2020-3-29 16:14
[EBOOK] Verilog-HDL实践与应用系统设计 ...2 3 4 5 6..8	fong1212 2007-11-4	7618078	倒头呼呼呼 2020-3-29 14:30
[资料] xilinx_部分可重构实验操作使用手册 ...2 3 4	hulihutu8287 2011-10-23	3310080	zhwu95 2020-3-29 11:19
[资料] 鸟哥私房菜全版 ...2	supermanqc 2013-12-30	104816	fj198462 2020-3-28 20:09
[资料] 时序约束和时序分析	不懂也不问 2019-1-9	91986	manoj123 2020-3-28 15:36
DSPbuilder 中文学习资料~~ ...2 3 4	perfection 2009-8-13	359957	cdting 2020-3-28 05:09
[资料] synopsys DC student guide ...2	haichao_xjtu 2011-6-13	147052	zhaoyt1117 2020-3-27 17:44
Writing Testbenches: Functional Verification of HDL Models -Second Edition ...2 3 4 5	wadezhu 2009-5-1	4313058	eecytseng 2020-3-27 17:05
[资料] 很好的Verilog HDL实例（不看后悔）	yydlovefyh 2014-4-22	72904	sword123 2020-3-26 14:04
[资料] ic fpga some0001	有饭 2020-3-7	643845	gouyaer123 2020-3-26 11:01
[转贴] Quartus II 中Tsu/Tco 的约束方法 ...2 3	zmslf 2010-4-16	299135	disappear 2020-3-25 11:50

1 ... 207 208 209 210211212 213 214 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 3 |主题: 26581|排名: 4

快速发帖

浏览过的版块

站长推荐 /1