在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9284|回复: 25

[转贴] verilog编写规范,设计经验

[复制链接]
发表于 2010-1-6 14:16:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人最近在使用LEDA,在工具check后,出现较多的violations,这些问题主要是因为代码编写不规范所致,所以上网搜索整理了一些有价值的资料,分享给大家!

代码编写规范,是做个好工程师必须养成的习惯,利己利人!

Verilog编写规范(整理贴).pdf

154.53 KB, 下载次数: 181 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-1-6 14:32:40 | 显示全部楼层
thanks for sharing
发表于 2010-1-6 20:22:12 | 显示全部楼层
xialia kankan
发表于 2010-1-7 12:46:27 | 显示全部楼层
很好!
发表于 2010-1-7 16:18:35 | 显示全部楼层
这个很好,特别是对我这种初学者来说
发表于 2010-1-7 16:35:49 | 显示全部楼层
吃过不少书写不规范的亏啊 再补补
发表于 2010-1-7 17:04:28 | 显示全部楼层
好东西,拿来看看!
发表于 2010-1-7 17:04:55 | 显示全部楼层
参考下看看哈
发表于 2010-1-7 18:39:37 | 显示全部楼层
很好,谢谢了!
发表于 2010-2-8 13:04:40 | 显示全部楼层
谢谢分享,很实用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 10:58 , Processed in 0.028838 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表