在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
给大家一个画时序图的小软件 AndyTiming.exe  ...23456..12 zhangqi2005 2009-9-24 11136834 cikulangsat 2020-3-25 09:39
Verilog HDL 综合实用教程.rar  ...23456..26 lehaha 2008-4-22 25947417 zgy_chenxin 2020-3-24 12:29
verilog 的黄金参考指南  ...23456..21 forrest_kong 2007-12-25 20541945 zgy_chenxin 2020-3-24 12:26
[资料] Specifying Efficient Constraints in Design Compiler and PrimeTime  ...2 chj88 2019-12-16 163760 ID2007 2020-3-24 11:44
数字信号处理FPGA实现附书光盘  ...2 lcxxcl 2009-3-29 134243 zgy_chenxin 2020-3-24 08:51
[资料] modelsim-win64-10.4-se破解文件其他版本通用  ...2 luxury87 2016-3-19 186007 varezki 2020-3-24 06:39
用Verilog实现8255芯片功能,绝对原创!  ...23456..15 lxq124lxq 2006-11-23 14535443 zzq81 2020-3-23 22:54
[资料] 基于Verilog的RISC_CPU代码  ...2 shcet 2012-10-18 196381 zzq81 2020-3-23 22:29
[资料] Design Compiler中文使用手册  ...2 zhangmanxin 2010-11-6 155548 小白小白123 2020-3-23 21:33
[原创] Verilog 2001的IEEE standard  ...2 steven1996 2011-4-11 136768 gzy123456789 2020-3-23 14:21
[资料] IEEE Verilog 2001 标准下载  ...234 zhanghi 2010-10-29 3913698 gzy123456789 2020-3-23 14:18
[资料] 教你如何使用CCS进行DSP编程-从入门到精通【最全】  ...23 zyj2012 2013-1-22 2312149 zgy_chenxin 2020-3-23 10:45
[资料] 美国加州伯克利大学经典培训教程-VERILOG宝典 - [阅读权限 1]  ...2345 yhsy1002 2016-7-19 4011314 Zenor 2020-3-22 22:18
[资料] 超级Formality Debugging~~【发帖挣积分~~】  ...23 ys82 2012-7-30 216742 IC_panda 2020-3-22 20:14
[资料] icc 创建milkyway,进行数字后端数据准备 iNostory 2019-3-17 22197 ricvadim 2020-3-22 17:17
[资料] Cadence数字前端笔试题2018&答案  ...2 iNostory 2019-3-10 184524 IC-LOU 2020-3-22 11:55
Ultra Low-Power Clocking Scheme  ...23 onthefly 2009-7-14 266562 bee31441 2020-3-21 23:36
求書: Verilog Digital Computer Design: Algorithms Into Hardware simufox 2008-12-31 95147 ricvadim 2020-3-21 14:50
[原创] System Verilog VMM 1.2  ...234 ytlin0 2011-9-7 3212040 vsop 2020-3-21 10:43
[资料] Soc-Verif-Udemy -Udeny课件 iNostory 2017-12-9 92731 ccpi290 2020-3-21 09:21
[资料] 复旦大学NiosII教程文件  ...2 醉恋秋枫 2012-4-11 134524 lj19820319 2020-3-20 14:24
[资料] 最详细的NIOS开发板教程--《NIOSII那些事儿》 xsqnk 2017-2-23 52132 lj19820319 2020-3-20 10:09
[资料] digital arithmetic 的习题解答和PPT  ...2 rifpga0 2011-1-23 104842 iNostory 2020-3-20 09:10
[求助] 如何减少FIFO 的输出延时 zm19830216 2011-1-16 67919 limingrushui 2020-3-19 11:47
[资料] 最新GRLIB IP CORE 1.1.0-b4104  ...234 zm19830216 2011-1-16 3512906 ricvadim 2020-3-19 08:20
[求助] 请教~ cadence verilog加密代码如何解码成明文代码 lxing_1988 2015-10-10 23220 sunfire 2020-3-19 06:49
[原创] 【新书推荐】《设计者的思想--基于FPGA的数字信号处理》  ...23456 OrangePeace 2012-1-18 5819085 quanqiutong 2020-3-18 19:35
[转贴] ISE关联仿真库遇到secureip出错怎么办?(附答案) chop147 2020-3-18 01839 chop147 2020-3-18 16:44
[求助] MIPI C-PHY主要特点是什么? shine724 2014-8-27 917595 blfa 2020-3-18 14:52
[资料] Clock Domain Check(CDC) Presentation  ...2345 heiyiren 2011-2-24 4914513 vsop 2020-3-18 11:04
[资料] IC Compiler参考流程Script  ...23456..7 leadwellfine 2010-4-4 6617009 vsop 2020-3-18 10:54
复旦大学专用集成电路与系统实验室的ASIC讲义  ...23456..8 LAS.xs 2007-10-19 7319054 jinjindjy 2020-3-17 17:40
复旦大学 --ASIC逻辑综合及Synopsy Design Compiler使用  ...23456 kinglin 2008-11-17 5113478 dannymu 2020-3-17 13:51
[资料] 复旦微电子研究生设计方向eda培训内部资料  ...234 673741088 2010-9-11 369852 dannymu 2020-3-17 13:49
[求助] synplify 2016.03-sp1 exiting after I open maassmama 2020-3-16 01918 maassmama 2020-3-16 14:58
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 16:39 , Processed in 0.039114 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块