在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jiangbing1975

[讨论] 芯片级ESD防护设计答疑

[复制链接]
 楼主| 发表于 2018-4-23 17:32:53 | 显示全部楼层
回复 20# king0798


    请检查芯片的reset信号(包括POR、BOR、外部reset pin)在芯片内的走线是否和GND线并行走?
发表于 2018-4-24 17:51:01 | 显示全部楼层
回复 21# jiangbing1975


   感谢大神指导,我好好查查
发表于 2018-5-29 19:51:55 | 显示全部楼层
楼主我想请问一下为什么复位信号不能和GND并行走
 楼主| 发表于 2018-6-7 22:02:25 | 显示全部楼层
回复 23# 巍峨山
芯片正常运行的情况下,复位信号一般都为高电平,也就是说复位信号跟着电源走,芯片就不会发生复位。如果复位信号和地之间寄生太强,地线受到干扰的时候,复位信号跟着地线走,芯片会很容易复位。这在芯片正常运行的时候是不希望发生的。
发表于 2018-7-20 16:11:39 | 显示全部楼层
请教专家:
1) 在5V CMOS工艺中,使用厚栅氧器件(利用的是它的寄生横向NPN),其触发电压是否等于NMOS的
      漏源击穿电压
2) 如果想要降低厚栅氧器件的击穿电压,想使用衬底驱动方式,如下图1,那么击穿电压是否为辅助触发
     齐纳二极管的击穿电压?也即齐纳二极管击穿后,因为横向NPN的发射极导通,触发NPN导通
[img][/img]
3) 各位,哪位有衬底驱动厚栅氧器件的测试数据,以了解其触发电压
 楼主| 发表于 2018-7-24 08:50:46 | 显示全部楼层
回复 25# xihuwang


    1) 在5V CMOS工艺中,使用厚栅氧器件(利用的是它的寄生横向NPN),其触发电压是否等于NMOS的
      漏源击穿电压
答复:一般的触发电压指的是D端寄生PN结的反向击穿电压,击穿后产生的电流在Rsub上产生压降,当该压降大于一个二极管的开启电压时,寄生的NPN开启泄放ESD能量。
2) 如果想要降低厚栅氧器件的击穿电压,想使用衬底驱动方式,如下图1,那么击穿电压是否为辅助触发
     齐纳二极管的击穿电压?也即齐纳二极管击穿后,因为横向NPN的发射极导通,触发NPN导通
[img][/img]
答复:衬底触发其实还是为了特高衬底电压,让衬底电压能尽快的高于一个二极管的开启电压,有利于寄生NPN尽早的开启。
3) 各位,哪位有衬底驱动厚栅氧器件的测试数据,以了解其触发电压
答复:一般的衬底和源端都是强连接,避免Latch up的发生。衬底触发一般很少有人用到。其实gate-coupled NMOS也能达到同样的效果,也不存在latch up的风险。
发表于 2018-7-25 10:24:46 | 显示全部楼层
回复 24# jiangbing1975


    如果复位信号和地之间寄生太强,地线受到干扰的时候,复位信号跟着地线走,芯片会很容易复位。

在什么情况下,干扰有这么大, 出现这种情况的概率应该非常小吧
发表于 2018-7-25 21:10:49 | 显示全部楼层
回复 6# jiangbing1975


    感谢回复。请问您做过带反向电压保护功能的esd结构吗?就是当电源和地接反时芯片不能有大电流,一般的电源与地之间的esd都有地到电源的寄生pn结,当电源和地接反时,这个pn结正向导通,会有大电流,甚至会烧坏。有没有一种电源与地的esd结构,既能承受正反向的esd冲击,又能承受一定正反向的直流电压,当然主要是指反向电压。
 楼主| 发表于 2018-7-26 06:12:40 | 显示全部楼层
回复 27# lianaissmec
进行系统级ESD测试的时候有可能发生。
 楼主| 发表于 2018-7-26 06:13:40 | 显示全部楼层
回复 28# ygyg100

没做过,也没听说过。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 16:40 , Processed in 0.026911 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表