EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2011-10-27 19:45:36 | 显示全部楼层
习惯用VERILOG
回复

使用道具 举报

发表于 2011-10-27 22:54:23 | 显示全部楼层
VERILOG 是未来的趋势
回复

使用道具 举报

发表于 2011-10-28 13:14:26 | 显示全部楼层
用VHDL
回复

使用道具 举报

发表于 2011-10-28 22:28:08 | 显示全部楼层
这个话题多少年之前就一直讨论
看看周围用的,大部分是verilog吧
回复

使用道具 举报

发表于 2011-10-29 10:23:46 | 显示全部楼层
verilog在国内比较普遍,但是很多内核大多是用VHDL写的
verilog比较好上手,VHDL比较严谨
如果从事IC这行的这两个都必须会
回复

使用道具 举报

发表于 2011-10-29 19:39:21 | 显示全部楼层
verilog
回复

使用道具 举报

发表于 2011-10-29 19:47:32 | 显示全部楼层
小弟我也是使verilog的...
回复

使用道具 举报

发表于 2011-11-1 15:52:28 | 显示全部楼层
都用……
回复

使用道具 举报

发表于 2011-11-2 22:22:00 | 显示全部楼层
USE VHDL,STUDYing VE...!
回复

使用道具 举报

发表于 2011-11-4 10:58:33 | 显示全部楼层
VERILOG好上手
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-10-1 03:14 , Processed in 0.084644 second(s), 9 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表