《锁相环从入门到进阶到放弃》

胭脂盗 · 发表于 2016-9-20 11:47:49

回复 79# hughhuang

如果大电容阵列来保证频率范围一致性，那么电容阵列就应该是非线性的。你的意思是否是，再增加一组小电容阵列来配合大电容阵列，使得最后总的电容值变化是非线性？

jackzhang · 发表于 2016-9-20 13:56:43

回复 81# 胭脂盗

我能把你的这个帖子在EETOP微信里转发一下么？

胭脂盗 · 发表于 2016-9-27 17:03:22

采用非线性电容阵列后得到较为理想的电容阵列值（弯曲的），并且通过与电感构成LC振荡电路，进行s参数扫描得到与理想的频率范围接近的直线。

电容值是非线性的

从而频率是线性的

胭脂盗 · 发表于 2016-9-27 17:05:15

现在想问一下，如果采用非线性的电容阵列有什么弊端？或者二进制权重电容阵列为什么是比较好的选择

胭脂盗 · 发表于 2016-9-29 18:57:10

前面两张图都是通过S参数扫描得到的电容值和谐振频率。但是将设计好的LC Tank并入交叉耦合MOS对中之后，进行PSS仿真，得到的谐振频率大大缩水，应该是什么原因呢？（还是我的设计方法本来就错了？）

灰色的是pss仿真得到的谐振频率，而橙色是LC Tank的s参数扫描的谐振频率（也就是Y11的虚部为零）

胭脂盗 · 发表于 2016-9-29 18:58:40

上图中（重复上传了），灰色的是pss仿真得到的谐振频率，而橙色是LC Tank的s参数扫描的谐振频率（也就是Y11的虚部为零）

JoyShockley · 发表于 2016-9-29 22:10:07

本帖最后由 JoyShockley 于 2016-9-29 22:13 编辑

回复 84# 胭脂盗


有论文就是用的非线性的电容阵列；以使得频率线性。

但为了简便，和layout 方便，采用二进制电容阵列。

   DCO 中，有Coarse bank （二进制）和Fine Bank （温度计码）；

   当PLL开始控制Fine bank 的时候，频率变化范围不大，近似线性。

JoyShockley · 发表于 2016-9-29 22:22:22

回复 84# 胭脂盗

在DCO 中，因为这样做太麻烦，电容设计自由度有限，难道几十bit 一个一个去调吗

电容mismatch，会使得想的和得到的不一致

胭脂盗 · 发表于 2016-9-30 08:49:12

我看到如果要符合理想的非线性，最好是使用温度计编码（粗调也用它），但是温度计编码的位数等于控制线的个数（32条控制线就要32个开关，而二进制只需要5个开关），这样代价有点高，我的做法是在二进制的基础上，再增加三位开关电容，也就是将理想的非线性曲线分割成两端去逼近的！在后半段，将增加的三位开关电容闭合，从而形成新的一组二进制电容阵列。

brain_yan · 发表于 2016-9-30 15:13:19

666666

[原创] 《锁相环从入门到进阶到放弃》

站长推荐 /2