《锁相环从入门到进阶到放弃》

胭脂盗 · 发表于 2016-7-19 22:22:45

回复 50# semico_ljj

嘿嘿，做过pll？

胭脂盗 · 发表于 2016-7-20 14:35:03

对理想模型进行瞬态仿真，得到环路稳定的时间是25+微秒，对于理想模型来说，这个时间是不是太长了？而且环路稳定前的振荡间隔太长，是不是因为我把环路带宽调的太小了（选了100K）。还有，对于理想模型我还可以仿真其他什么参数呢？

胭脂盗 · 发表于 2016-7-20 14:37:18

25M参考频率，输出3G的瞬态仿真

胭脂盗 · 发表于 2016-7-20 14:37:55

sneitia · 发表于 2016-7-20 19:00:49

楼主是射光的吗？

胭脂盗 · 发表于 2016-7-21 09:02:51

回复 55# sneitia

东大射光所？不是啊，为什么这么问

胭脂盗 · 发表于 2016-7-23 22:01:22

在pll的Verilog-A建模后，在仿真时，环路滤波器的电压（vco控制电压）的过冲非常明显，应该怎么调整。

sneitia · 发表于 2016-7-27 10:28:45

回复 56# 胭脂盗

看你的描述感觉像

hubery_xlg · 发表于 2016-7-27 12:46:32

楼主加油~

胭脂盗 · 发表于 2016-7-27 14:53:21

回复 59# hubery_xlg

[原创] 《锁相环从入门到进阶到放弃》