扫描插入 小白求助

dyytx

scan插入主要是测什么的，能测出实际逻辑功能的错误吗？就是说可以测出组合逻辑的错误吗？
1.比方说用的是多路选择触发器类型，分两个周期，一个是移位，一个是捕获，移位可以是多个cycle，捕获是一个cycle，
移位阶段是不覆盖两个dff之间的组合逻辑的吧，那是不是只能测试捕获阶段的那个dff之前的组合逻辑的功能？

2.一个芯片是不是可以分多个scan扫描链?

3. scan的时钟和实际需要执行的function的时钟是不是可以一样，可以不一样？

Zongxiao

我认为DFT是测试制造的STAND CELL是否有问题，比如说一个与门一直输出为零或者一直输出为一，是通过插入扫描连，在shift mode 下对scan FF 赋值，在capture mode 下获取计算值，通过与预期值对比测试此电路是否出现了错误。
2. 可以
3.都可以，既可以用测试机台的时钟，也可以用芯片时钟。

dyytx

回复 2# Zongxiao


capture mode是不是只经过一个dff的功能路径，shift mode没经过功能路径，那shift mode的那几个dff之间的组合逻辑功能是不是没办法覆盖到?谢谢!

Zongxiao

回复 3# dyytx


   插入scan chain会替换normal FF为scan FF，scan FF是级联的，所以在shift mode下，绝大多数的scan ff都会被赋值，覆盖率很高。替换成了SFF，就可以被观测到。我也是初学者讲的不太清楚。