在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2956|回复: 4

[讨论] PLL的相位噪声谱问题

[复制链接]
发表于 2016-4-13 19:32:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

请教大牛,有关PLL的相位噪声谱,从100k到1MHz时按照-40dBc衰减,一般看论文里面的测试结果好像都是按照-20dBc/10倍频衰减的?

file:///C:/Users/ADMINI~1/AppData/Local/Temp/ksohtml/wps4813.tmp.jpg

发表于 2016-4-13 21:10:36 | 显示全部楼层
回复 1# Chang_Clock

-40dB/dec 应该是flicker noise (1/f^2)产生的phase noise 吧?
发表于 2016-4-14 10:44:29 | 显示全部楼层
本帖最后由 miss_u_2 于 2016-4-18 10:11 编辑

看不到图,不知道你说的100KHz-1MHz是带内还是带外。
对于CP和REF的噪声,确实是按照-20dB/dec衰减的,闭环后带外单极点起滤波作用。
而对于带外噪声,主要被VCO决定,VCO的phase noise特征就是在低频处flicker-30dBc/Hz,高频处thermo-20dBc/Hz。  
100KHz-1MHz处一般已经是thermo noise,故测试结果一般都是-20dBc/Hz。

以上的一切讨论基于Type-II PLL,  loop BW<=100KHz时的情况
 楼主| 发表于 2016-4-14 14:02:41 | 显示全部楼层
回复 3# miss_u_2

    我的PLL带宽大概在200kHZ附近,在带内的话,从10k~100k都是按照-20dBc/HZ衰减的,但是从100k到1M就是-40dBC/Hz了,请教下原因?
发表于 2016-4-16 00:41:46 | 显示全部楼层
本帖最后由 miss_u_2 于 2016-4-19 11:52 编辑

回复 4# Chang_Clock


   你上点图吧。  ref的噪声,VCO的噪声,PLL的噪声。     PLL类型,CP结构
   也有可能是因为你的分频比N,闭环后REF到输出的低频增益为N,所以先从低频处40dB/dec衰减,经过零点后变成20dB/dec   故可能会产生40dB/dec的衰减
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 13:14 , Processed in 0.019591 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表