|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
东芯通信股份有限公司是美国硅谷技术团队和国内资本在2009年成立的高科技公司,在北京市海淀区设有研发中心。公司致力于 4GLTE芯片研发和产业化,为业界领先的LTE芯片/模组/终端供应商,是全球极少数掌握LTE芯片核心技术和自主知识产权的公司。产品主要应用于军队信息化,智能电网,物联网等领域。公司于2014年成功在新三板挂牌(股票代码:430670),在2016年获全志科技(创业板股票代码:300458)战略投资,成为其控股子公司,公司正在扩大团队规模,机会难得,待遇面谈,优秀者可以给管理职位、分配期权。有意者可以把简历发给我,邮箱地址:dropship08@sina.com。
模拟集成电路设计工程师
工作地点:北京
工作职责:
1.参与模拟电路规格制定,负责模拟电路设计,编写电路设计文档等;
2.负责核心电路版图设计,指导版图设计工程师完成模拟电路版图设计;
3.制定测试方案,协助测试工程师完成芯片测试,配合应用工程师使产品顺利进入量产;
任职要求:
1. 微电子、电子工程相关专业硕士或博士毕业;
2. 有3年以上模拟电路工作经验,理论基础扎实,熟悉模拟集成电路设计流程;
3. 需设计过ADC、DAC、Opamp、LPF、LDO、PGA,Bandgap、Comparator、PMU 中的一种或多种;
4. 熟悉集成电路设计常用工具如Cadence Virtuoso、SpectreRF、GoldenGate、Calibre、Assura、ADS、Verilog A等;
5. 熟悉各种测试仪器,如频谱仪、噪声仪、信号源分析仪、逻辑分析仪、示波器、信号源;
6. 工作认真、积极主动、严谨、敬业、善于进行团队合作;
7. 基础扎实且有流片经验的优秀毕业生也欢迎投递简历;
优先考虑:
1.有高速高精度Sigma-Delta ADC, Pipeline ADC,SAR ADC设计经验者优先;
2.有量产经验者优先;
射频集成电路工程师(TRX 方向)
工作地点:北京
工作职责:
1.参与收发机射频前端规格制定,负责射频前端电路设计,编写设计文档等;
2.负责核心射频电路版图设计,指导版图设计工程师完成模拟电路版图设计;
3.制定测试方案,协助测试工程师完成芯片测试,配合应用工程师使产品顺利进入量产;
任职要求:
1.微电子、电子等相关专业硕士或博士学位;
2.有3年以上工作经验,理论基础扎实,熟悉射频模拟集成电路设计流程;
3.需设计过LNA、PPA、PA、Mixer、VCO、LO、LDO、Opamp中的一种或多种;
4.熟悉集成电路设计常用工具如Cadence Virtuoso、SpectreRF、GoldenGate、Calibre、Assura、ADS、Verilog A等;
4.能使用HFSS或ADS等对无源器件如Inductor,Transformer,Balun进行EM仿真及建模;
5.对无线通信系统有一定了解,如GSM, WCDMA, LTE, GPS,WIFI, WIMAX, MIMO等;
6.熟悉各种测试仪器,如频谱仪、噪声仪、矢量网络分析仪、示波器、信号源、电源等;
7.工作认真、积极主动、严谨、敬业、善于进行团队合作;
8.基础扎实且有流片经验的优秀毕业生也欢迎投递简历;
优先考虑:
1.有收发机系统校准设计经验优先,如DCOC、IIP2、TRX mismatch、RC、LO leakage等;
2.有量产经验者优先;
射频集成电路工程师(PLL方向)
工作地点:北京
工作职责:
1.参与收发机规格制定,负责PLL系统及核心电路设计,编写设计文档等;
2.负责核心射频电路版图设计,指导版图设计工程师完成模拟电路版图设计;
3.制定测试方案,协助测试工程师完成芯片测试,配合应用工程师使产品顺利进入量产。
任职要求:
1.微电子、电子等相关专业硕士或博士学位;
2.有3年以上工作经验,理论基础扎实,熟悉射频模拟集成电路设计流程;
3.需设计过VCO、Divider、PFD、CP、MMD、SDM、AFC、LO、DCXO中的一种或多种;
4.熟悉集成电路设计常用工具如Cadence Virtuoso、SpectreRF、GoldenGate、Calibre、Assura、ADS、Verilog A等;
5.能使用HFSS或ADS等对无源器件如Inductor、Transformer、Balun进行EM仿真及建模;
6.熟悉各种测试仪器,如频谱仪、信号源分析仪、矢量网络分析仪、示波器、信号源等;
7.工作认真积极主动、严谨、敬业、善于进行团队合作;
8.基础扎实且有流片经验的优秀毕业生也欢迎投递简历;
优先考虑:
1.有高性能CMOS FRACTIONAL Sigma-Delta PLL, DPLL, DLL, ADPLL设计经验者优先;
2.有量产经验者优先; |
|