pad下方衬底的隔离问题

timesmile · 发表于 2015-1-9 12:39:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

目前使用TSMC工艺，发现pad下方衬底是空的，不论是rf pad 或者analog或者digital类型都这样
可以在衬底放置deep nwell或者NT_N或者N+或P+衬底接触来加强隔离吗，

bonding wire 最多能可能打穿几层金属，如果不会击穿很多层的话，可以使用金属M1给RF pad做隔离吗

xxmule · 发表于 2015-1-9 13:12:59

本帖最后由 xxmule 于 2015-1-9 13:14 编辑

不好意思问下PAD下面这个隔离是个什么原理和作用呢？
是因为bonding时会把pad打穿？

回复 1# timesmile

timesmile · 发表于 2015-1-9 14:27:20

和bonding时会把pad打穿没关系
我的意思是噪声的隔离，在rf pad下隔离防止噪声与干扰进入在数字pad下隔离防止干扰泄漏到衬底
pdk里默认的pad只包含金属层以上的layer

timesmile · 发表于 2015-1-9 23:04:42

顶，求答复~

wxf97841 · 发表于 2015-1-10 13:26:37

bouding PAD下面不摆IO电路不是很早以前的做法吗？
现在不都把IO电路放在PAD下面，还用操什么心PAD下面的衬底？

timesmile · 发表于 2015-1-10 15:21:18

回复 5# wxf97841

看来我是out了基本一直用的是Non—CUP 的PAD，下面什么都不放的那种

既然IO都是能放的，深阱 NT_N之类的隔离应该是没问题的了

semico_ljj · 发表于 2015-1-11 21:10:43

hszgl · 发表于 2015-1-11 21:43:42

放什么nwell，这是加强噪声耦合好么？

timesmile · 发表于 2015-1-12 12:24:27

回复 8# hszgl

不会在RF pad下直接放nwell，打算在pad下方放置NT_N 数字pad下方可用ptap衬底隔离

这样应该没什么噪声耦合问题了吧

mk2003 · 发表于 2015-1-12 13:43:19

本帖最后由 mk2003 于 2015-1-12 13:45 编辑

回复 9# timesmile

去找下，tsmc给lna一类用的专门的低电容 pad的 rul.下面的确是什么都没。也不建议放。。如果是数字io,tsmc的下面都是直接放的lv和esd器件，压根就没做撒隔离。。。。

[讨论] pad下方衬底的隔离问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2