在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4390|回复: 9

[求助] 关于PR之后时序路径上比较多的buffer或者反相器的问题

[复制链接]
发表于 2014-10-24 20:18:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
拿到前端的综合网表,查看时序报告也是干净的。自己采用比较保守的floorplan方案,RAM都是分布在left bottom right三面,top留下出pin。
standard cell区域差不多是个正方形,utiliazition50%多一点。

CTS的策略正常吧,DRV都是按照28工艺 foundry的推荐值设的。

这时候问题来了,preCts之后违例高达900ps,最差的几条路径我看了一下,绕的有点严重啊,但又不是congestion造成的,两个寄存器离得很近,路径上的逻辑也不多,但这条路径root的结果就是活生生的南辕北辙,然后再回来,由于路径较长,插得buffer、反相器延迟累加的惨不忍睹。

百思不得其解,有没有大神 能给点思路啊?或者有人遇到过没?是不是环境或者SDC上的问题呢?哪个设置需要改一下呢?

工艺比较先进,but我知道论坛有高手,希望大家不吝赐教啊~~
发表于 2014-10-24 22:09:34 | 显示全部楼层
用物理综合
发表于 2014-10-24 23:00:35 | 显示全部楼层
回复 1# houduansheji
1. 看综合结果,该路径是否在综合过程中被插入特别多的buffer/INV,考虑加紧约束;2. floorplan不合理,place后该路径是否存在绕线,查看工具为什么会将有些逻辑单元弹开,考虑调整floorlan
发表于 2014-10-25 21:05:15 | 显示全部楼层
多做几遍,找找感觉,
 楼主| 发表于 2014-10-26 09:44:55 | 显示全部楼层
回复 3# zhangqiong137

大神啊,再麻烦一下下啊,floorplan现在留下standard cell区域,是中间的一片正方形区域,memory都在四周。。。。这样的话,floorplan会产生什么影响将个别cell弹开呢?大神能介绍下经验么,小弟感激不尽啊·~~
发表于 2014-10-27 15:11:17 | 显示全部楼层
回复 5# houduansheji

是reg2reg的还是  跟IO 相关的?
 楼主| 发表于 2014-10-28 09:16:10 | 显示全部楼层
回复 6# xylyc521


    是r2r的,所以很难debug,经验不足啊~~求大神帮忙分析下啊~~~
发表于 2014-10-28 10:16:36 | 显示全部楼层
report发上来啊
发表于 2014-10-28 23:00:34 | 显示全部楼层
检查电路设计,中间是不是有其他路径影响?导致为了满足另外路径的时序而某个器件跑的比较远,可以加我QQ,每天晚上11点答疑
发表于 2014-10-29 13:42:34 | 显示全部楼层
可能是floorplan不合理,,,stdcells会被与之逻辑关系紧密的macros靠近放置。
同一条路径上的stdcell,,,可能被不同的macros拉扯开,导致该路径绕线会拐来拐去,走线长,插入大量buffer、inverter。

分析reports,查看走线,尝试将相关的macros靠近放置。。。

个人之前有遇到此问题是这原因,仅供参考。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:29 , Processed in 0.026420 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表