谁知道寄存器的使能是如何实现的呢？

unionten · 发表于 2014-7-6 16:01:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

这是论坛里截的D触发器的图，但是没有使能信号。数电书上关于触发器使能部分好像没有讲内部结构啊。。还是我没找到？
360截图20140706160240969.png

《计算机结构与逻辑设计》
还有，在总线中的读写信号又是通过什么加到D触发器上的呢？（就是说读写控制信号是怎么控制一个寄存器单元到底是主动发出数据，还是被动接收数据的？）

我就是想有一个概念，谢谢各位！

unionten · 发表于 2014-7-6 19:35:08

回复 1# unionten

额，我好想明白了

wh1105 · 发表于 2014-7-7 10:35:07

The syntax of the verilog shows below.

always @(poedge CLK or negedge RESETN)
  if(~RESETN)
   reg_a <= 1'b0;
  else if(reg_en)
   reg_a <=  data_in;

quantumdot · 发表于 2014-7-7 22:32:10

本帖最后由 quantumdot 于 2014-7-7 22:35 编辑

回复 1# unionten
这个使能EN是由Reset或set信号控制的，一般DFF有reset、set或两者都有，简单的为例，只有使能Reset，为1时清零，为0时DFF存储输入的数据（DFF有效）。至于其它复杂的控制EN还需借助逻辑门，比如输入/输出三态buffer，你举的例子应该属于这个范围吧。内部结构可以参考《CMOS集成电路——电路，系统与设计》使用传输门和其它逻辑门，并不像一般电子书画得的那么复杂

[求助] 谁知道寄存器的使能是如何实现的呢？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2