在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9843|回复: 23

[求助] 仿真一个锁相环的工艺角时,在ss情况下Vctrl会出现振荡情况

[复制链接]
发表于 2014-2-21 15:40:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,在ss情况下,Vctrl会出现振荡情况,但是其他情况下仿真结果正常,想咨询一下这个大概是由于什么原因引起的??
发表于 2014-2-22 09:47:19 | 显示全部楼层
架构简单介绍下
 楼主| 发表于 2014-2-22 14:16:37 | 显示全部楼层
回复 2# rong00i8


    QQ图片20140222141736.jpg 就是这个结构,其他工艺角都正常,但是ss/ss_res/ss_mim情况下会出现振荡,也就是说环路出现稳定性的问题了?还有不知道AFC这个小环路对整个电路的稳定性有没有影响?求大牛解答。
发表于 2014-2-22 20:58:22 | 显示全部楼层
AFC也是反馈控制的一部分,当然会有影响。
楼主可以计算在振荡时,控制电路的输出值对应的 Kvco ,然后再验证phase margin
 楼主| 发表于 2014-2-24 15:11:42 | 显示全部楼层
回复 4# jamesccp


    我觉得也有影响,但是不太会计算相位裕度(是仿真还是要手算呢),其实在仿真的时候Vctrl处还有一个大电容的,就是为了调节相位裕度,但是电容加很大以后结果还是振荡,不知道是不是我方法有问题?求解答。。。
发表于 2014-2-24 17:40:23 | 显示全部楼层
 楼主| 发表于 2014-2-24 19:58:37 | 显示全部楼层
回复 6# jamesccp


    软件看到了,对于pll是挺方便的,但是这个是FLL,而且环路里有一个小环路AFC,所以估计情况不太一样呢,不能直接应用吧?
发表于 2014-2-24 22:53:54 | 显示全部楼层
回复 6# jamesccp


   用这个软件仿真phasenoise时,VCO噪声的.phn文件哪里来?
发表于 2014-2-25 10:12:32 | 显示全部楼层
回复 3# xuelou


   减幅震荡也是正常的,相位裕度余量足够就行。AFC工作在大信号状态,loop小信号工作应该设计成AFC工作以外。
可否上传vtune和正负vref的瞬态波形
 楼主| 发表于 2014-2-25 21:38:25 | 显示全部楼层
回复 9# rong00i8

关键吧,不是减幅振荡,就是一直以某种固定频率振荡的。AFC大信号工作的话,是不是就不影响整个电路的稳定性了???出现图中这种情况也不知道什么原因。。。
    QQ图片20140225213841.jpg QQ图片20140225213851.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 00:51 , Processed in 0.024501 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表