仿真一个锁相环的工艺角时，在ss情况下Vctrl会出现振荡情况

xuelou · 发表于 2014-3-1 10:25:28

回复 20# rong00i8

恩。是FLL。因为周围没人做这个，自己实在是想不出来问题出在哪了。Q3是高位，Q0是低位。Q3Q2Q1Q0=1111时，对应最高频率。因为Vctrl最后出现振荡了，所以输出频率也是一直振荡的。本来想要的目标频率是433MHz的。麻烦你了。感激不尽啊。。。。
$950V6(}L_IDOZFIUG)JZ[{7.jpg$ @SZFK)~GARE@P6_MK@_PQHT.jpg

xuelou · 发表于 2014-3-1 15:44:23

回复 20# rong00i8

可不可以留个qq号啊？这样问问题比较方便，要是不方便的话，也没关系。。在这上面解答也可以。。。谢谢啦

xuelou · 发表于 2014-3-3 16:37:03

回复 13# xuelou

问题已经解决了，哈哈，谢谢你的回答啦。。我把仿真时间clk改了一下。。。

红红的西瓜 · 发表于 2023-1-5 17:50:48

请问一下，如果仿真FLL的相位裕度呢？
是用pss+pstb？还是通过线性模型每个模块仿真计算出零极点来判断？

[求助] 仿真一个锁相环的工艺角时，在ss情况下Vctrl会出现振荡情况

站长推荐 /1