在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3072|回复: 6

[讨论] 串转并

[复制链接]
发表于 2013-7-16 11:43:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
reg[7:0] pal_out;always@(posedge clk or negedge rst)
if(!rst)
   pal_out<=8'b0;
else

pal_out<={pal_out,srl_in};   请问一下为什么这个能实现串转并 能不能讲一下原理 谢谢
发表于 2013-7-16 15:16:50 | 显示全部楼层
回复 1# bao0756


   pal_out<={pal_out,srl_in};

左右位宽不相等
发表于 2013-7-16 16:34:05 | 显示全部楼层
这实际是pal_out[7:0]<={pal_out[6:0],srl_in};,这样每个时钟srl_in就是pal_out的最低位就实现了串转并
发表于 2013-7-19 13:38:28 | 显示全部楼层
假设srl_in依次输入为1010; 第一个周期 pal_out= 8‘b0000_0001, 第二个周期 pal_out= 8'b0000_0010,
第三个周期 pal_out= 8'b0000_0101, 第四个周期 pal_out= 8'b0000_1010, 不知道这样说, 能明白不?
 楼主| 发表于 2013-7-23 11:36:56 | 显示全部楼层
谢谢大家解答
 楼主| 发表于 2013-7-23 11:37:48 | 显示全部楼层
十分感谢大家的解答
发表于 2013-7-24 21:53:30 | 显示全部楼层
真正的串转并后面应该还有逻辑吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 05:10 , Processed in 0.020717 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表