CML高速输出缓冲电路问题

semico_ljj · 发表于 2013-5-12 22:15:07

回复 19# nervalt

你的时装1.25G，电容需要80nF？

也太大了点

semico_ljj · 发表于 2013-5-12 22:22:26

电容太大耦合作用就降低了。要是电容值适合带宽

nervalt · 发表于 2013-5-13 12:57:49

回复 23# semico_ljj

恩，80n确实太大了，不过几百p的时候确实不太理想

semico_ljj · 发表于 2013-5-13 14:05:16

回复 24# nervalt

我自己的仿真效果是200pF at 1.25G 应该没有什么斜坡了，很平滑。你的在800pF还有在这么明显的不知道什么原因，奇怪

semico_ljj · 发表于 2013-5-13 14:06:23

你的差分幅度也不是很大 0.5V左右，照理应该很平滑的

jiang_shuguo · 发表于 2013-5-13 14:29:47

回复 10# mcgrady

请问你这个理论分析的出处？

mcgrady · 发表于 2013-5-13 15:13:47

回复 27# jiang_shuguo

自己分析的..

请问版版这个有问题吗？

jiang_shuguo · 发表于 2013-5-13 16:14:50

回复 28# mcgrady

“先是零点引起的阶越，然后是极点的缓慢充放电”
你用零极点能分析出这个来？你依据是什么啊？

mcgrady · 发表于 2013-5-13 19:22:42

回复 29# jiang_shuguo

计算电容前面out点的阻抗传输函数

(1+sRC)/(1+2*sRC)

你可以用matlab看一下它的阶越响应（电流阶越）

开始直接跳到0.5*Vstep是因为零点，后面逐渐上升到1*Vstep是因为极点（上升的时间常数是2RC）

ygchen2 · 发表于 2013-5-14 02:56:19

本帖最后由 ygchen2 于 2013-5-14 21:29 编辑

电容太大耦合作用就降低了。要是电容值适合带宽
semico_ljj 发表于 2013-5-12 22:22

登录/注册后可看大图

高论?！

看起来电容耦合好像还很难理解。。。现在了解为何有些标准会给出耦合电容选择范围，就怕某些想象严重损害系统性能。DP 要求70n~200nF.

[求助] CML高速输出缓冲电路问题

站长推荐 /2