在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3849|回复: 6

[求助] 如果综合后时序已显紧张, 到了后端加上OCV和derate,哪还有可能closure?

[复制链接]
发表于 2013-2-26 16:32:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有遇到类似情况的兄弟吗 大家是如何解决的?
发表于 2013-2-26 16:59:45 | 显示全部楼层
综合时应该已加上derate。如果布局合理,PR后结果比DC好,收敛也是可能的,需要下点功夫。
当然不能收敛也是可能的。
发表于 2013-2-27 00:18:23 | 显示全部楼层
如果综合和后端用的约束完全一样的话,closure不了的可能比较大
发表于 2013-2-27 10:30:41 | 显示全部楼层
90% 可能是不能收敛,如果SDC 一样
 楼主| 发表于 2013-2-27 16:48:46 | 显示全部楼层



陈版圣明! 但我们公司的前端总这么搞, 大老板不太懂, 看到前端时序貌似收敛, 就来难为后端, 这可如何是好?

顺便:对于65nm及以下,如果后端要在OCV/derate上sign-off,那么前端通常流出的margin是多少呢(以clock周期的百分比表示)?
发表于 2013-2-28 00:37:19 | 显示全部楼层
200MHz以上的clock,在zero wire load model下,一般留25%
发表于 2013-2-28 18:24:08 | 显示全部楼层
果断用CCOPT啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 09:41 , Processed in 0.020182 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表