|
发表于 2013-1-3 13:12:44
|
显示全部楼层
回复 onlykals
1)我可不可以这样理解,最后cap和trans影响的都是cell delay,而cell delay最终会对se ...
半岁man 发表于 2012-12-27 12:24
我還是不這麼建議, 這樣來描述好了
我們看到的cell delay, 在.lib裡面是一個7x7的table,
由input trans, output load作為兩個index
我們所看到的cell delay是由兩個最近的index以內插法算出來的,
cell 的delay並非線性的, 而index 又有其上下限
詳細算法可以在pt下個delay_calculation什麼鬼的command看看
因此 你的理解裡, timing pass 可以不理會tran/cap, 這裡有一個盲點,
如果你pass的timing 的cell delay本身並非正確的估計值呢?
像是如果落在table外的區間, 導致算出來的cell delay很大所以 hold pass了
但這樣的估計正確嗎?
所以回歸我最一開始的說法,
lib的drv 必須clean,
但是如果你是自己特別下了更嚴苛的限制,
那麼timing pass情況下不理會應該是沒有關係的
以上是我的理解... 大家可以討論一下 |
|