12bit 100MHz pipelined ADC设计直播

lonerinuestc

SMIC是两个单位电容之间的sigma，与我们平常所说的标准正态分布的sigma有个根号2倍的关系，就是SM ...
半支烟 发表于 2012-12-18 20:02

                               
登录/注册后可看大图

   烟哥，你说的是对的，但是描述mismatch，foundry一般都用的c1-c2/c1+c2/2嘛，所以跟楼主的工艺差了两条街啊。
   并且，烟哥你有没有发现，smic的文档上,sigma居然是正比于area而不是sqrt(area)，很神奇。。。我还特意看了，他的sigma就是standard deviation

mouseliu

通信中载波功率其实很小，都在-6dBFS以下了。但是ADC都是要测到-1dBFS的，因为带外干扰很大，通常recei ...
lonerinuestc 发表于 2012-12-18 21:45

                               
登录/注册后可看大图

  按照我刚才的算法，如果比较器offset<1/16Vref，则MDAC输出+/-0.75Vref，对应的输入范围为+/-7.5/8Vref，已经接近满摆幅了，为-0.56dBFS。
就是不知道有没有人像我说的这样在比较器的offset和OP输出摆幅之间做折中。

mouseliu

烟哥，你说的是对的，但是描述mismatch，foundry一般都用的c1-c2/c1+c2/2嘛，所以跟楼主的工艺差了 ...
lonerinuestc 发表于 2012-12-18 21:51

                               
登录/注册后可看大图

   SMIC在cap mismatch这一点上难道没有T-like？

mouseliu

如果第一级采用3.2bit，在不考虑比较器失调电压情况下，输入满幅，运放摆幅可以降一半。
etiet 发表于 2012-12-18 21:50

                               
登录/注册后可看大图

3.2bit,digital correction岂不是好生麻烦，需要做乘法？

lonerinuestc

尼马，问了几个问题也没有大大给互动一下。
关于opamp DC gain的确定

第一种说法：输出有限增益误差误差 ...
mouseliu 发表于 2012-12-18 19:47

                               
登录/注册后可看大图

大大，小弟愚见，这两种似乎都有些许问题。

第一个实际上是将各级的误差简单叠加，过于保守。比如以两个1.5bit为例，stg1的最大误差出现在1/4VR,而这个时候stg2其实是不贡献gain error误差的。


第二个又过于激进。实际上是只算了第二级单独的误差。同样以两个1.5bit为例, stg2的第一个跳变出现在输入为1/8Vr，这个时候实际上stg1是有gain error误差的。




实际上每个stg的误差出现的位置是不一样的，所以估算后面stg的误差时，需要把前级的误差除以Gain再和后级叠加。小弟愚见，大大指正

etiet

3.2bit,digital correction岂不是好生麻烦，需要做乘法？
mouseliu 发表于 2012-12-18 21:56

                               
登录/注册后可看大图

不用，只需第一级用3.2bit，后面不变，所有运放摆幅都可小一半。第一级编码从3位上到4位就行了。只不过最后会出13bit，不过数字域上做个减法平移一下DC电平就还原到12bit了。

lonerinuestc

margin归margin，算清楚属于梳理概念，在不浪费资源的情况下margin大了当然好\gainboost也不一定能到12 ...
mouseliu 发表于 2012-12-18 21:07

                               
登录/注册后可看大图

   实际上，以小弟的实战经验来看。单个跳变越大，但是跳变个数小，在频谱中会有相当多的高频分量。而若单个跳变小，但是跳变个数多，每个spur的高度会降低，但是会均散到整个频谱中，对SNR带来影响，呵呵，这便道出了dither的思想。   实际应用中，尤其是雷达应用，这些高频的spur是很不利的。因为Harmonic是可以准确预测并通过合适的IF选择来避免，而spur不行。所以INL曲线上的任何跳变都应该尽量避免，这便是calibration的实战意义了

mouseliu

大大，小弟愚见，这两种似乎都有些许问题。

第一个实际上是将各级的误差简单叠加，过于保守。比如以两个1.5bit为例，stg1的最大误差出现在1/4VR,而这个时候stg2其实是不贡献gain error误差的。

第二个又过于激进。实际上是只算了第二级单独的误差。同样以两个1.5bit为例, stg2的第一个跳变出现在输入为1/8Vr，这个时候实际上stg1是有gain error误差的。

实际上每个stg的误差出现的位置是不一样的，所以估算后面stg的误差时，需要把前级的误差除以Gain再和后级叠加。小弟愚见，大大指正
*************************************************************************************************科比说的貌似有道理~~~
在计算MDAC1的error的时候：error_MDAC1 < 1/2^11
在计算MDAC2的error的时候：error_MDAC1 /4 + error_MDAC2< 1/2^9
在计算MDAC3的error的时候：error_MDAC1 /16 + error_MDAC2/4 + error_MDAC3 < 1/2^7
..............................
这个算法其实蛮接近我的第2种算法的，因为前级的error除以增益反映到后面以后非常小。
大大们有啥高见？

mouseliu

不用，只需第一级用3.2bit，后面不变，所有运放摆幅都可小一半。第一级编码从3位上到4位就行了。只不 ...
etiet 发表于 2012-12-18 22:04

                               
登录/注册后可看大图

   大大，第一级需要几个比较器，threshod 分别多少？或者给俺推荐个文章哈

lonerinuestc

不用，只需第一级用3.2bit，后面不变，所有运放摆幅都可小一半。第一级编码从3位上到4位就行了。只不 ...
etiet 发表于 2012-12-18 22:04

                               
登录/注册后可看大图

   这样做确实很有效的，并且可以有效扩展输入范围，后级应用的话，还可以扩展前级的correction range。我经常用这招