Serdes TX

wuzl423 · 发表于 2012-8-29 10:46:43

再问一下大侠，似乎有看到一个 return loss的指标，TX需要考虑这个指标吗，这个怎么仿真？
adelezy 发表于 2012-8-29 09:38

登录/注册后可看大图

spectre里有sp，加一个port和balun就可以仿真了，具体你看spectreRF文档，或者请教下做射频的同学，他们应该很清楚。
return loss指标也是spec中给出的。举个例子，sata中的要求是：
150MHz ~ 300MHz  -18dB
300MHz ~ 600MHz  -14dB
600MHz ~ 1.2GHz -10dB
1.2GHz ~ 2.4GHz -8dB
2.4GHz ~ 3GHz    -3dB
3GHz ~ 5GHz    -1dB

adelezy · 发表于 2012-8-29 14:14:14

回复 11# wuzl423

非常感谢！

adelezy · 发表于 2012-8-30 10:43:24

有个问题哦，我加了nport仿真，可是结果是用de-emphasis会使jitter增大。是不是还需要加上传输线模型呢？应该怎么加呢？
如附图所示，如果数据是20bit 250M，转成 2.5G 半速时钟的串型数据流，看eye diagram ,应该截取的时间是250MHz 周期的整数倍，period是400ps，对吗？

wuzl423 · 发表于 2012-8-30 14:12:37

本帖最后由 wuzl423 于 2012-8-30 14:16 编辑

回复 13# adelezy

   你的De-emphasis是几阶的？你理解De-emphasis的作用是什么啊？
   我理解的De-emphasis主要是抵消ISI的影响，所以你仿真的时候如果TX的负载ISI比较小，De-emphasis会引起jitter变大的。
   另外你加PAD和package的寄生了吗？
            PAD寄生要看你的版图而定的，IO中的ESD电路寄生电容，pad寄生电容，
            封装线寄生电感，
            pcb上寄生电容，
            如果你有传输线的s-parameter模型，可以直接调用，如果没有，你可以按照你设计的Serdes中equalizer boost曲线的零点，极点频率构造一个相反的衰减曲线。一般用RC一阶衰减就可以了。（个人理解，不一定正确啊，大家可以一起讨论下）。

   eyediagram 如果是5G的数据率，period设置成N/2.5G。N=1,2,3,4,.......都是可以的。

adelezy · 发表于 2012-8-30 16:28:21

一阶。我的理解和你一样，所以我想看到de-emphasis的效果，必须要加入传输线的衰减才对。PAD，PCB等寄生电容用1.25pF等效，package寄生是在nport里面调入s-parameter data file。缺的就是传输线的衰减。看见analogLib里面有个tline，好像可以用，需要填loss resistance/conductance 参数。

有一个问题，TX端用了de-emphasis, RX端又用equalizer boost,不是为抵消同样的事情做了两次？

wuzl423 · 发表于 2012-8-30 19:27:47

回复 15# adelezy

是的，Pre-emphasis和equalizer其实都是抗ISI的。Pre-emphasis是预加重的，效果不是太好的，很多传输线的衰减很严重，只靠pre-emphasis是不行的，所以需要equalizer的，而且很多需要自适应算法，pre-emphasis可以称为FFE的么。

多交流，一起学习。
这个帖子咋没其他人来交流呢，就我们连个在这里唧唧歪歪个不停啊，哈哈。

mcgrady · 发表于 2012-8-30 21:58:03

回复 16# wuzl423

这么好的帖子，受教了。
我最近也学习这个，关于jitter的问题一直没弄明白，所以想请教大侠指导
5GHz的数据传输率，换算成信号周期200PS，如果保证眼图，是不是要做到Peak to Peak jitter 20PS左右的时钟？
但有看到有些资料说，数据抖动大没关系，只要时钟和数据一样就能正确采样到数据。
这两个该如何去理解，到底要什么样的PLL/CDR才能满足serders TX/RX的需要

adelezy · 发表于 2012-8-31 09:43:42

问题不辨不明啊！
将此贴顶成serdes设计宝典贴！

wuzl423 · 发表于 2012-8-31 09:46:57

回复 wuzl423

这么好的帖子，受教了。
我最近也学习这个，关于jitter的问题一直没弄明白，所以想请 ...
mcgrady 发表于 2012-8-30 21:58

登录/注册后可看大图

      有的CDR设计是看jitter tracking的能力，有的是看jitter filtering的能力，但同时又要保证CDR acqucition behavior。
      如果你的设计是前者，那就要看重时钟和数据的相对抖动了，CDR是偏重于恢复数据的能力，一般在数据恢复后，要进行“恢复时钟”和“本地时钟”时钟域切换，只要时钟域切换没问题，恢复时钟是什么样子的，并不是太在乎。
      至于你说的时钟jitter 在20ps，我不太明白是怎么回事。
      这些也是个人理解哈，不是权威啊，我也是菜鸟的。互相学习。

adelezy · 发表于 2012-8-31 11:12:21

回复 19# wuzl423

想问一下，楼上做了多久的serdes,还说是菜鸟？

[求助] Serdes TX

站长推荐 /1