encounter做CTS的fanout问题

hbbdlx

我做完PR后，用PT进行时序分析，发现时钟树上的几个net，max_fanout违规，请问要怎么修复呢？
下边是我的时钟树文件，里边很多设置都不是很懂，也不知道是不是我设置的参数不太合适，请有经验的前辈帮忙看看~先谢啦~
#------------------------------------------------------------
# Clock Root   : clk_gps
# Clock Name   : clk_gps
# Clock Period : 40ns
#------------------------------------------------------------
AutoCTSRootPin clk_gps
Period         40ns
MaxDelay       0ns # set_clock_latency
MinDelay       0ns # set_clock_latency
MaxSkew        300ps # set_clock_uncertainty
SinkMaxTran    400ps # default value
BufMaxTran     400ps # default value
Buffer         DL09D1 DL04D1 DL07D1 DL02D1 NI01D1 DL09D2 DL04D2 DL07D2 DL02D2 DL09D3 DL04D3 DL07D3 NI01D2 DL02D3 NI01D3 NI01D4 NI01D5 IN01D1 IN01D0 IN01D2 IN01D3 IN01D4 IN01D5 IN01D17
NoGating       NO
DetailReport   YES
#SetDPinAsSync  NO
#SetIoPinAsSync NO
#RouteClkNet    NO
#PostOpt        YES
#OptAddBuffer   NO
#RouteType      specialRoute
#LeafRouteType  regularRoute
ThroughPin
END

PS：我之前做optDesign的时候没有选择fixFanoutLoad选项，除了时钟net，其他的net也有一些violations，后来选上了以后，其他的net的violations没有了，但是clock tree net上的violations还是存在，而且选上后出现了setup violations，请问该怎么修改呢？

何奎

optDesign不动时钟树上的东西，应该有对时钟树的max fanout的约束。优化fanout可能会带来setup问题。

hbbdlx

回复 2# 何奎


    谢谢~~就是还是不知道怎么约束时钟树的fanout呀~~

damonzhao

CTS的约束就是你这个时钟树文件决定的

具体怎么约束时钟树的fanout，自己翻看相关user guide，然后实验下，积累经验

magic14

加一句
MaxFanout   40

hbbdlx

回复 5# magic14


    我试一下~~ thank you~

陈涛

5楼正确，
用MaxFanout 和 ForceMaxFanout 来控制
其实，如果clk buf足够大的话，fanout超一点没有关系

还有，你的clk buf用的种类太多了，仔细查下，去掉一些

hbbdlx

回复 7# 陈涛


    很小白的问一下，buffer种类怎么查适不适合做时钟树？我个人觉得是不是用驱动能力比较大的buffer比较好？好像一般人们不是很喜欢用delay cell

陈涛

一般对clk buf有严格的要求，有专用的buf和inv，绝对（99.99%）不能用delay cell
而且clk buf里面，用大buf/inv做cts的主干，用小buf调整cts insertion delay

icad

一般对clk buf有严格的要求，有专用的buf和inv，绝对（99.99%）不能用delay cell
而且clk buf里面，用大bu ...
陈涛 发表于 2012-7-24 14:51

                               
登录/注册后可看大图

“用大buf/inv做cts的主干，用小buf调整cts insertion delay”

请教具体如何做到，什么语句控制？