后端面试--每日一题（061）

陈涛 · 发表于 2011-7-25 00:18:51

记得的后端面试题目就这么多了，
现在已经开始在新的公司打工，以后遇到问题，再同大家分享

yueluofenghen · 发表于 2011-7-25 09:26:50

记得的后端面试题目就这么多了，
现在已经开始在新的公司打工，以后遇到问题，再同大家分享
陈涛发表于 2011-7-25 00:18

登录/注册后可看大图

结束了？
谢谢陈大无私分享，也祝今后工作顺利哈！

wagewage2 · 发表于 2011-7-25 11:53:29

WC下 setup/hold WNS -0.2
BC下 setup/hold WNS -0.1

lz1920 · 发表于 2011-7-25 11:54:21

本帖最后由 lz1920 于 2011-7-25 11:59 编辑

回复 10# 陈涛

哈哈,我在第二问有些不大理解,我那个方法你可以试试,在block level很好用的.
我不理解的地方是:在place之后,in和out那俩timing path,能同时满足setup和hold 为0ns么?当in 的setup为0的时候,hold是不是很明显的差了一个cycle?如果那个假设能成立的话,我能想到的就只有一个办法:把input delay 和output delay的min 都设为0, 不知道还有什么样的情况能实现?多多指教哈.

陈涛 · 发表于 2011-7-25 12:10:48

那是为了简化问题，假设的一个理想条件

dianyubaobei · 发表于 2011-7-25 13:50:48

这个我没记错的话是set_input_delay 和set_output_delay的问题。里面有个选项就是-clock 和 -include_latency（我没记错的话），意思是定义这个port相关的时钟时是否包含它的latency。这个题目考的就这个概念吧。

筱筱冯 · 发表于 2011-8-31 00:23:23

感谢楼主的分享，学到好多知识！

abao123 · 发表于 2011-8-31 11:09:37

可以详细说说为啥是reg2out是setup violation？而in2reg是hold violation？
还有setup violation=0.2；setup violation=0.1是怎么得来的吗？
谢谢！！

abao123 · 发表于 2011-9-1 15:01:38

那个大哥帮说说！！

eda_soc · 发表于 2012-2-22 12:41:44

如果IO部分是由real clock来constraint的,在做完CTS之后用update_clock_latency 而不是set-propagated_cloc ...
lz1920 发表于 2011-7-24 09:52

登录/注册后可看大图

lz1920,你好，请教你的这个解决办法，
1 为什么在real clock constraint io的时候，update_clock_latency之后，就不设置set_propagated_clock, 如果设置了会怎么样？
2 同样的情况，用virtual clock constraint io的时候，update_clock_latency只有，也不需要设置propagated_clock吗？
谢谢先。

[原创] 后端面试--每日一题（061）

站长推荐 /2